不懂就问，为什么现在的芯片一定要做得小小的密密的
我先说出我的疑问，如果那个芯片料板本身就很值钱，那么现在还在用更老工艺更占面积的下游低端芯片，不是应该死贵死贵吗。先进技术的研发应该比板子本身更费钱吧。
产线工艺的投入应该比板子本身更费钱吧。
虽然没有就是一堆沙子那么夸张，但就不能稍微做大点，间距做宽点，密度做低点，还是那个先进制程，也不用挤在一起越来越热是吧
省钱 zsbd 我先说个前提，圆晶片就那么大，芯片越小，切出来的越多，而且边角浪费就越少 制程先进功耗其实是降低的，zen4热是积热问题，但是功耗并不高，zen3笔记本续航就不错，zen4这个虽然现在看起来挺拉跨，但是笔记本上用用估计还是不错，这也是很重要的。 本帖最后由 zhuifeng88 于 2022-9-27 16:34 编辑
一天只能产1000片晶圆, 做小点能切100000片, 做大了只能切80000片
"稍微做大点，间距做宽点，密度做低点" -> 高性能库, 但这是用来跑更高频率的, 不是用来降低发热的
既然钱多到可以那么浪费, 为什么不维持密度不变"规模做更大点, 频率跑低点" 本帖最后由 ylgtx 于 2022-9-27 16:28 编辑
一张5nm工艺的12寸晶圆要2,3万美金吧，面积就是钱，芯片做小一点成本低，良率也能提高 ylgtx 发表于 2022-9-27 16:26
一张5nm工艺的12寸晶圆要2,3万美金吧，面积就是钱，芯片做小一点成本低，良率也能提高 ...
你说的2，3万美元是5nm的成品成本，硅晶圆成本小于1/10 kiteee 发表于 2022-9-27 16:29
你说的2，3万美元是5nm的成品成本，硅晶圆成本小于1/10
成本大头就是占着产线产能的耗时, 做大了平均每片的耗时就多了, 几乎不关材料钱什么事 kiteee 发表于 2022-9-27 16:29
你说的2，3万美元是5nm的成品成本，硅晶圆成本小于1/10
嗯。基片本身不值钱，值钱的是在上面做了几十道光刻，镀膜，刻蚀这些。据说也有按照光刻次数算钱的。 本帖最后由 dadaxiya 于 2022-9-27 16:36 编辑
ylgtx 发表于 2022-9-27 16:26
一张5nm工艺的12寸晶圆要2,3万美金吧，面积就是钱，芯片做小一点成本低，良率也能提高 ...
其实真正的成本大头不在晶圆本身，而是加工过程产生的成本，一个晶圆进去变成芯片出来，中间经过很多设备（包括大家熟知的死贵的光刻机）很多工序耗费很多时间，厂房租金设备折旧水电人工再加上工艺研发成本分摊，加工费用就上天了。。。
所以一个晶圆切下来的芯片越少，成本就越贵。
还是膏子有厂豪横啊，虽然工艺弱些，好歹成本能拉下来。 说的没有错，只是芯片面积大了良品率会下降很多。另外制程不上去，随着晶体管数量增加，功耗也在暴增。
本帖最后由 lority 于 2022-9-27 18:15 编辑
你说的事情其实就在发生啊，intel有一代就大大方方的把gate宽度从36nm拉到40nm，性能和能耗都有提升
但是消费市场的认知面前，他敢大声告诉消费者吗？ 除了大型台式机觉得芯片应该大点，其他所有用途都觉得芯片应该做小。 咱们都是外行其实，想当然了。人家工程师肯定懂其中的道理，火箭烧煤理论。 有没有一种可能，积热的不是芯片，而是cpu？
貌似直触的改装都是能解决积热问题的，即便是zen4，也有看到掀开顶盖直降20度的测试。
所以相对来说最应该改进的并不一定是芯片本身，而是要从最终封装后的整体cpu方案综合考虑优化。 同样面积下
切出来100片和200片
每片成本不同的 手机屏越来越大了。。。。 晶圆就那么大，工艺流程全是固定的，切出的芯片越多越省钱，明白了吗？ 1、die size越小，利润率越高
2、die size越小，产能越高
3、die size越小，每颗die上面出现制造缺陷的概率越小，良率越高
对于芯片设计公司而言，在保证功能的前提下，die size做小只有好处没有坏处，是研发能力的核心指标。
页:
[1]