amd能上8000，就用不着堆缓存x3d了。
臣妾不能啊！
受限于fclk，即使能不分频上8000，zen4的内存效能还是会落后于gear2的13th AMD都能上8000，还有Intel的事吗
现在Intel 8000都打不过X3D 6000了。 XMP也是需要在指定主板型号上进行验证的，验证的时候也会有CPU
所以EXPO没那么高频率，有没有可能是平台上不去 好像还是FCLK 上不去7000系目前大概是2000-2133按照EXPO下 2:3:36400还是做到
只要能稳定FCLK2400差不多内存频率也有7200了
点此更新 发表于 2023-4-16 16:03
好像还是FCLK 上不去7000系目前大概是2000-2133按照EXPO下 2:3:36400还是做到
只要能稳定FCLK2400 ...
2：3这个说法怎么来的，都不是整数倍怎么做到同步呢？
zen4的flck和内存频率已经没有关系了，越高越好，不存在同步的说法
但内存的性能依旧会受限于很低的flck 本帖最后由 点此更新 于 2023-4-16 18:13 编辑
ghgfhghj 发表于 2023-4-16 17:05
2：3这个说法怎么来的，都不是整数倍怎么做到同步呢？
zen4的flck和内存频率已经没有关系了，越高越好， ...
确实不是很重要 因为单纯1:1:1 7000系做不到了
D5 最低的4800 按照1:1:1 FCLK就要2400
实际的7000系目前主流FCLK是再2000-2133
所以主要是MCLK和UCLK1:1FCLK理论是越高越好
上次看一个解说英文图DDR5 5200频率下是1730:2600:2600大概就是个2:3:3
ghgfhghj 发表于 2023-4-16 17:05
2：3这个说法怎么来的，都不是整数倍怎么做到同步呢？
zen4的flck和内存频率已经没有关系了，越高越好， ...
我找到的一段话：
锐龙7000的默认FCLK频率是1733MHz，这是使用5200MHz内存时的情况，此时UCLK和MCLK的频率都是2600MHz，也就是说FCLK是内存频率是1/3，而UCLK和MCLK频率则是内存频率的1/2。根据Robert的回答，用户不应该修改FCLK，而是让其保持在AUTO状态，它会随内存频率自动变换，比如DDR5-5300内存的话FCLK会变成1767MHz，如果使用6000MHz的内存时FCLK会提升至2000MHz。
按照他这个换算6000EXPO下 FCLK是2000 MCUC差不多是3000也符合2:3:3
本帖最后由 ghgfhghj 于 2023-4-16 18:45 编辑
点此更新 发表于 2023-4-16 18:26
我找到的一段话：
锐龙7000的默认FCLK频率是1733MHz，这是使用5200MHz内存时的情况，此时UCLK和MCLK的频 ...
这就是刚好比较接近的一个比例而已。。。
2：3的同步从根本上就是不可能实现的，非整数倍率的频率无法同步的，否则intel也不会从gear1直接到gear2而不是gear1.5这种。。。
amd也知道ddr5做不到1：1：1了，所以zen4干脆让flck和mclk、uclk没有直接关系了
但zen4内存的问题仍然出在flck小水管，即使uclk能上3000，对比intel平台2000的imc都是落后 ghgfhghj 发表于 2023-4-16 18:43
这就是刚好比较接近的一个比例而已。。。
2：3的同步从根本上就是不可能实现的，非整数倍率的频率无法同 ...
我说的7000系 默认下就是2 3 3的比例
至于性能 看读写就行我不讨论 如果zen4 uclk mclk fclk全部2100
即4200 cl22(bios时序下限22)
用i的定义这个全是gear1吗 csqaclp 发表于 2023-4-19 18:42
如果zen4 uclk mclk fclk全部2100
即4200 cl22(bios时序下限22)
用i的定义这个全是gear1吗 ...
Zen4应该是UCLK=MCLK就算Gear1了，FCLK不关联的。Zen3才要算上FCLK。 [偷笑]
高情商：AMD给你们省钱还不好
INTEL这叫可玩性，让超频玩家有满足感 874545 发表于 2023-4-15 20:35
三缓听说比内存好？继续堆有极限没？请问
L3明摆着比内存延迟低得多，但成本也高得多，堆过头了性能提升肯定有限啊 kirisame 发表于 2023-4-19 18:56
L3明摆着比内存延迟低得多，但成本也高得多，堆过头了性能提升肯定有限啊 ...
嗯谢谢
页:
1
[2]