slymitec
发表于 2023-8-30 17:46
堕落的翼
发表于 2023-8-30 17:59
twfox 发表于 2023-8-30 12:14
APU 5700G FCLK=2600怎么解释呢?不是一个基板?
大哥 APU是单芯片的不需要基板走gmi互联ccd iod
堕落的翼
发表于 2023-8-30 18:00
slymitec 发表于 2023-8-30 15:08
单CCD的读写位宽分别是32/16Byte(256bit/128bit)。
在2000MHz下,分别为:
2000*1000*1000*32/1024/102 ...
本代gmi3是20了
slymitec
发表于 2023-8-30 18:01
堕落的翼
发表于 2023-8-30 18:05
https://www.servethehome.com/wp-content/uploads/2022/11/AMD-EPYC-9004-Genoa-Chiplet-Architecture-GMI3-Narrow-and-GMI3-Wide.jpg
slymitec
发表于 2023-8-30 18:09
rSkip
发表于 2023-8-30 18:15
堕落的翼 发表于 2023-8-30 18:05
比例2x所以可以只用一半的宽度,怪不得ccd差不多面积下塞了两条GMI,ccd下面也能过两条GMI达成一组3ccd
🐮
都说得通了
堕落的翼
发表于 2023-8-30 18:16
本帖最后由 堕落的翼 于 2023-8-30 18:22 编辑
slymitec 发表于 2023-8-30 18:09
那就是读写都是20?或者读40写20?
这样的话,2133MHz
gmi3对比gmi2每组tx rx都砍半,剩下看图,ifop=gmi
https://image.slidesharecdn.com/isscc2020chipletfinalfordistribution-20200224-200224224206/95/amd-chiplet-architecture-for-highperformance-server-and-desktop-products-10-1024.jpg
https://image.slidesharecdn.com/isscc2022paper2-220418201501/95/zen-3-amd-2nd-generation-7nm-x8664-microprocessor-core-21-1024.jpg
slymitec
发表于 2023-8-30 18:24
堕落的翼
发表于 2023-8-30 18:35
slymitec 发表于 2023-8-30 18:24
读:
2133*1000*1000*39/2/1024/1024/1024
写:
加上时钟,40/32->20/16
slymitec
发表于 2023-8-30 18:38
atiufo
发表于 2023-8-30 18:46
没想到气氛组把转总给搞破防了[恶魔]
KazamiKazuki
发表于 2023-8-30 18:58
twfox 发表于 2023-8-30 12:14
APU 5700G FCLK=2600怎么解释呢?不是一个基板?
APU的fclk和基板又没得关系
堕落的翼
发表于 2023-8-30 19:07
atiufo 发表于 2023-8-30 18:46
没想到气氛组把转总给搞破防了
鉴定为转总为gmi爱好者(narrow mode限定)
ckloop
发表于 2023-8-30 19:16
气氛啊气氛
kaiwenwu
发表于 2023-8-30 21:36
slymitec 发表于 2023-8-30 10:45
作为AMD 两个7950x的玩家。
我心态很不平衡。
你就问他多少钱能出进行了[流汗]
psone
发表于 2023-8-30 22:02
要去了解这问题并不难,先把ZEN2-3-4的架构熟读就知道,关键在于内存传送要靠IF总线去调,但IF线连着CPU核心和IOD之间有相当距离,对材质传送有要求,但7NNS的一体APU就不一样,完全整合在一体,其实ZEN最好的形态是一体化,可惜AMD之前买的那批IOD还没用完,所以只能等,明白了没?
邪恶猪排博士
发表于 2023-8-31 06:59
slymitec 发表于 2023-8-30 15:08
单CCD的读写位宽分别是32/16Byte(256bit/128bit)。
在2000MHz下,分别为:
2000*1000*1000*32/1024/102 ...
不是你理解的在IOD和CCD之间有有256/128根线以2000MHz/2GHz(FCLK)频率做传输,实际情况是只有32/16个端口用差分线跑在20GHz,也就是他所说的每根线有20GT/s(传输速率)。
看大家讨论Zen4仗着新工艺都到了40GT/s了,老黄7nm的A100上的NV Switch也不过只有50GT/s,说明die上的模拟电路和基板上的传输线想继续提升频率不是不行,但是不会便宜。
既然频率上不去,想把总带宽做大就只能靠更多的线来传输,然而同样会牵扯到其他的问题,比如成本,比如延迟。
AMD在die上其实预留了额外的传输端口,即版友说的wide mode,满血的IF带宽应该是可以翻倍的。不负责任猜测1)他们错误估计了DDR5提升频率的速度(参考他们发布时说支持内存超频到6000MHz),认为Zen4生命周期残血就足够应付了(事实上服务器上也确实够用)2)桌面应用绝大多数时候也不是内存带宽瓶颈,所以为了省基板的成本压根没有布线,导致目前高频内存在A平台上根本跑不满。
个人感觉最适合桌面的组合是高FCLK,配合die之间比Zen4更宽的IF端口和更低的传输速率,稍微往Intel的ring走一走。不过这显然和目前看重服务器与成本的设计取向不符,臭打游戏的就忍着吧[流泪]
BFG9K
发表于 2023-8-31 07:42
堕落的翼 发表于 2023-8-30 19:07
鉴定为转总为gmi爱好者(narrow mode限定)
会不会TR 7000就是全员 MAX 4CCD WIDE MODE
hnczqing
发表于 2023-8-31 10:24
foxsheep 发表于 2023-8-30 10:44
信号完整性了解一下
需要跑多高,这是设计输入
不影响成本时,当然可以产品说跑6400,你炫技设计了个能跑12 ...
头像是凌特,同行?
话说LTspice只用4~5个线程的时候效率最高,线程多了反倒没啥作用
hnczqing
发表于 2023-8-31 10:30
xy. 发表于 2023-8-30 14:50
...这个我不是回过你了
单端 serdes 速率 10*fclk, 这玩意能跑到 21GT/s 已经很牛逼了, 不是 amd 做出实物 ...
确定是单端 serdes?
窝了个槽
堕落的翼
发表于 2023-8-31 23:55
BFG9K 发表于 2023-8-31 07:42
会不会TR 7000就是全员 MAX 4CCD WIDE MODE
应该是
堕落的翼
发表于 2023-8-31 23:55
hnczqing 发表于 2023-8-31 10:30
确定是单端 serdes?
窝了个槽
是 isscc2020演示说了
BFG9K
发表于 2023-9-1 03:03
堕落的翼 发表于 2023-8-31 23:55
应该是
那会不会WIDE MODE的情况下对CPU的性能也有一些提升?比如内存带宽需求比较大的场景
堕落的翼
发表于 2023-9-1 08:18
BFG9K 发表于 2023-9-1 03:03
那会不会WIDE MODE的情况下对CPU的性能也有一些提升?比如内存带宽需求比较大的场景 ...
是,,,,
gmlee1999
发表于 2023-9-1 08:22
slymitec 发表于 2023-8-30 10:45
作为AMD 两个7950x的玩家。
我心态很不平衡。
我的7950x只能稳定2000,2067都稳不了。。。
PolyMorph
发表于 2023-9-1 09:30
CPU chiplet延迟和成本都够呛,GPU线程又多,带宽需求是CPU 100倍,帧画面是同步处理,延迟要求也高,chiplet感觉5年后才能堪用
sekiroooo
发表于 2023-9-4 09:17
gmlee1999 发表于 2023-9-1 08:22
我的7950x只能稳定2000,2067都稳不了。。。
soc电压给的多少
gmlee1999
发表于 2023-9-13 10:31
sekiroooo 发表于 2023-9-4 09:17
soc电压给的多少
新的BIOS限制死了只能1.3V,有办法提高么?
Neo_Granzon
发表于 2023-9-13 10:44
ONEChoy 发表于 2023-8-30 13:30
同情楼主 较真都要被骂 竟然还有说水贴的。。。才6天 核污水这么快流到chh服务器了? ...
明白人,不懂又不感兴趣的人不进这个帖子或者屏蔽楼主不就得了,非要点进来喷垃圾话。