slymitec 发表于 2023-10-22 15:07

rico19375 发表于 2023-10-22 15:16

不知道牙膏厂在顾虑什么,都已经完全打不过了啊,直接暴力堆就完了,哪怕像一代epyc那样呢,跑分起码能拉起来。。。

issues 发表于 2023-10-22 15:18

AMD这种没有Fab厂的卑鄙无耻小作坊的胶水小把戏我堂堂intel看不上罢了
时间会告诉大家:邪不压正!

PolyMorph 发表于 2023-10-22 15:20

本帖最后由 PolyMorph 于 2023-10-22 15:22 编辑

Intel4马上跟台积电多tile封装了,这么急干啥
14900k买了吗?

af_x_if 发表于 2023-10-22 15:25

和AMD一样那肯定是不行的,一定要更高端,上3D互联。

用户 发表于 2023-10-22 15:28

amd的8核cpu那么小一片,上面一半面积还是缓存。intel的13代,你看到的完整芯片,一半面积都是cpu核心,想堆核也堆不出来啊。

路西法大大 发表于 2023-10-22 15:28

因为制程工艺在晶体管密度跟功耗上落后台积电很多....唯一的优点只有主频能拱得比较高点但这在工作用多核U上屁用没有

zhjook 发表于 2023-10-22 15:28

请开始你的表演

infish 发表于 2023-10-22 15:33

胶水也是有门槛的,大小核设计还是为了可以沿用环形总线

darkness66201 发表于 2023-10-22 15:34

牙膏一个大核面积等于两个zen4,三个zen4c,堆核?拿什么堆

af_x_if 发表于 2023-10-22 15:36

其实真把W-3400的14核模块拿过来用于桌面,单线程多线程也都打不过自家的8+16吧。

netlzh 发表于 2023-10-22 17:01

Intel 的大核是为了保住单线程优势,但是能耗比和核心面积上也牺牲了很多。关键是带来的 ipc 感觉并没有给 zen4 带来致命暴击呀。

貌似小七 发表于 2023-10-22 17:03

10NM+++的瓶颈了啊。

不是英特尔不想做,是工艺限制死了。

类似AMD双CCD的8P+8P的话,默频满载得400W~

jameszjq 发表于 2023-10-22 23:45

那么大的die怎么堆?真堆出来不得脸盆那么大面积了。

αvalanche 发表于 2023-10-23 00:41

netlzh 发表于 2023-10-22 17:01
Intel 的大核是为了保住单线程优势,但是能耗比和核心面积上也牺牲了很多。关键是带来的 ipc 感觉并没有给...

销量已经是致命暴击了,截止目前的JD销量榜,前20名没有一款7000系CPU,21th是7500f,22th是7800x3d,你就说暴击了没吧

wasili8888 发表于 2023-10-23 08:08

AMD用一半intel大核面积做到了80%-90%的ipc 这样算效率还真的挺高的

huhudna 发表于 2023-10-23 08:23

在做了在做了.jpg

tedsun 发表于 2023-10-23 10:19

panzerlied 发表于 2023-10-23 11:50

wasili8888 发表于 2023-10-23 08:08
AMD用一半intel大核面积做到了80%-90%的ipc 这样算效率还真的挺高的

intel在ipc方面领先没有这么多,不然intel也不会这么难受了

卡卡鸡 发表于 2023-10-23 12:00

构架问题,intel那构架堆不了那么多核

caoyuxin 发表于 2023-10-23 12:11

卡卡鸡 发表于 2023-10-23 12:00
构架问题,intel那构架堆不了那么多核

10年前E5V2就有20多核了吧。

fcys 发表于 2023-10-23 12:13

环形总线核心数量上限就那样,跟什么制程啊啥的都没关系,所以现在P+E

houyuzhou 发表于 2023-10-23 12:15

caoyuxin 发表于 2023-10-23 12:11
10年前E5V2就有20多核了吧。

之前是多个ring拼在一起 效率很低,还不如现在的mesh。

prin 发表于 2023-10-23 12:30

多die和大小核都是没用的技术,消费级只需要超高单核性能。根本用不到那么多核。事实上INTEL单核性能再度领先后7000系销量就惨淡了。我的13600KF一直关小核用。

数据中心市场intel确实难受

赫敏 发表于 2023-10-23 12:47

本帖最后由 赫敏 于 2023-10-22 23:53 编辑

我发现楼主的脑回路就是看到一个东西就问别家为什么不去抄。A的缺点也很明显就是同ccd是环形交换速度很快,跨ccd要经过串口上行->IOD环形总线->串口下行->ccd环形总线。你是想牙膏连着缺点一起抄过去?

赫敏 发表于 2023-10-23 12:50

caoyuxin 发表于 2023-10-22 23:11
10年前E5V2就有20多核了吧。

以前那个是环形套环形,有些核心之间交换数据过一个环就够了,有些核心之间却要经过两个环甚至3个,效率低且没规律。现在mesh就单纯近的快远的慢规律性强好优化

fluttershy 发表于 2023-10-23 12:57

卡卡鸡 发表于 2023-10-23 12:00
构架问题,intel那构架堆不了那么多核

d1581:甚至把南桥做了进去

赫敏 发表于 2023-10-23 13:00

epyc 7763
https://images.anandtech.com/doci/16529/Bounce-7763.png

xeon 8280
https://images.anandtech.com/doci/16315/bounce-8280.png

epyc单个路都有3个延迟级别,而牙膏mesh单路都差不多一样

建议柠檬 发表于 2023-10-23 13:00

caoyuxin 发表于 2023-10-23 12:11
10年前E5V2就有20多核了吧。

v2只有ES是15核心
零售最多12C24T

cetusli 发表于 2023-10-23 13:15

issues 发表于 2023-10-22 15:18
AMD这种没有Fab厂的卑鄙无耻小作坊的胶水小把戏我堂堂intel看不上罢了
时间会告诉大家:邪不压正! ...

Intel的大小核就是一条邪路
页: [1] 2
查看完整版本: AMD靠着多die实现了超多核心,为什么Intel还迟迟不全面应用?