AM5 ZEN5是否会加宽GMI?
本帖最后由 BFG9K 于 2024-5-20 05:08 编辑已知AM5 ZEN4 CCD和IOD之间互联为瓶颈，GMI只有X2, 通过拉高频实现和AM4 ZEN2/ZEN3 GMI X4一样的带宽，说难听点就是AM5 ZEN4和AM4 ZEN3/ZEN2的互联速度一样，原地踏步
如果AM5 ZEN5维持互联带宽不变,那么这个瓶颈将更加明显
如果要保证AM5 ZEN5在互联上与IPC提升相匹配，那么AM5 ZEN5必然需要加宽GMI
目前来看ZEN4的IOD疑似是预留了X4的GMI互联，只是给ZEN4 CCD只用了X2
不清楚AMD是否会给AM5 ZEN5使用完整的GMI，目前存疑 不会 不会 所以zen5游戏能打平78003d不错了 Matisse/Vermeer IOD的GMI总线也是X2啊 相思风雨中 发表于 2024-5-20 09:32
Matisse/Vermeer IOD的GMI总线也是X2啊
ZEN2/ZEN3 MTS/VMR全系32 B read + 16 B write per fclk, GMI gen2
ZEN4 RPH AM5 维持不变，32 B read + 16 B write per fclk, GMI gen3
Gen2到Gen3带宽翻倍，但是bandwidth维持不变其实就是砍通道了
Like Zen 2 and Zen 3, each Zen 4 core complex has a 32B/cycle read link from fabric, and a 16B/cycle write link. Last article, we noted that write bandwidth to DDR5-6000 was likely limited by the 16B/cycle links from the two CCDs. We see a similar read bandwidth limitation from one CCD. We ran our memory bandwidth test with the 3 GB test size and scaled thread counts to hit all physical cores. CCXes and CCDs were filled one before another. On the 3950X, that meant filling both CCXes on a CCD first. From the results, we see clear signs that a single 7950X CCD is restricted by its 32B/cycle link to fabric.
https://chipsandcheese.com/2023/01/05/amds-zen-4-part-3-system-level-stuff-and-igpu/ 可以抱的萝卜 发表于 2024-5-20 06:29
不会
那没什么意思，还是等AM5 ZEN6了 为什么都这么言之凿凿？如果strix halo都能上InFo改善信号那zen5说不定也可以，然后来个带宽翻倍
当然amd偷懒直接拿库存的IOD生产zen5一点不改就没戏了 io die 规模不变，制程不变。关于内存的通道、带宽、mC何以变。等zen6吧 BFG9K 发表于 2024-5-20 10:09
那没什么意思，还是等AM5 ZEN6了
应该是am5+ zen6 af_x_if 发表于 2024-5-20 12:52
应该是am5+ zen6
没有AM5+，那个是fake news 赫敏 发表于 2024-5-20 12:19
为什么都这么言之凿凿？如果strix halo都能上InFo改善信号那zen5说不定也可以，然后来个带宽翻倍
当然amd ...
zen4和zen5就是一样的IODIE 额参考Zen 2/3同一个IOD应该还是会沿用的 可以抱的萝卜 发表于 2024-5-20 00:02
zen4和zen5就是一样的IODIE
一样也可以通过不同封装多拉出一些线出来用上预留的IO
当然极大概率不会这么折腾自己，苏妈可会过日子了 BFG9K 发表于 2024-5-20 10:04
ZEN2/ZEN3 MTS/VMR全系32 B read + 16 B write per fclk, GMI gen2
ZEN4 RPH AM5 维持不变，32 B read ...
且不说互联通道读写2比1的问题
就那个倒霉的内存分频继续1比3的话
内存仍旧连6400都用不了
宁可不升级也不买设计残次品
这IODIE后腿拖的太狠了 BFG9K 发表于 2024-5-20 13:00
没有AM5+，那个是fake news
我认为是存在的
也就是接口物理规格还是AM5，但是支持PCIE6.0和CXL3.0，主板电气规格不一样，对现有设备不完全兼容的新接口。 af_x_if 发表于 2024-5-20 14:38
我认为是存在的
也就是接口物理规格还是AM5，但是支持PCIE6.0和CXL3.0，主板电气规格不一样，对现有设备 ...
家用平台上PCI-E 6.0和CXL 3.0的意义在哪里？
整个ZEN5 GNR AM5产品线全卡在IF瓶颈上了，准确的说是卡死在AM5 IOD的X2 GMI上面了
其实哪怕还是这个chiplet铜线结构，IOD的GMI给到X4也不会这么瓶颈的。说白了还是AM5的IOD太糊弄了 BFG9K 发表于 2024-8-27 07:50
整个ZEN5 GNR AM5产品线全卡在IF瓶颈上了，准确的说是卡死在AM5 IOD的X2 GMI上面了
其实哪怕还是这个chipl ...
加GMI宽度要换pcb重新画线，显然农企不想花钱[流汗] 讨论这没啥意义。
之前和人讨论过，这坛子有部分人认为在real world用不上这带宽，其中有自称数据中心人员。还有人认为chiplets带来的延时才是问题 混算为13game 平均帧提升16%
9700x平均帧持平7800x3d,low帧小胜2% gtx9 发表于 2024-8-27 09:05
加GMI宽度要换pcb重新画线，显然农企不想花钱
这能花多少钱？我想其增强的性能带来的宣传效果，都远远超过成本了。
页:
[1]