E核不支持AVX512的根本原因是什么?
历史上,有奔3、K7、奔4、K8拿64bit FPU跑128bit的SSE、SSE2的事迹,实际上SSE指令集是到了Core2、K10才全速。后面Zen1用128bit FPU跑AVX2,到了Zen2才全速。
现在更有Zen4用256bit FPU跑AVX512,更不用说SVE2这种不限制硬件宽度能自动兼容的2048bit SIMD方案。
对一个有256bit FPU的E核来说,这AVX512难道不是把寄存器拓展好后,具体运行时拆微码也能兼容的东西么?
为什么这么一个代价似乎不是很大的事情,英特尔那么多代都搞不定,甚至下一代把P核的AVX512都割了,需要未来画饼一个AVX10.2的新拓展来实现256/512的兼容?难道Zen4不是256 FPU硬件兼容AVX512原版指令集的么? 看b站有人说法是,之前Intel推avx512是因为没有gpu,需要靠avx512补浮点性能,现在xe架构gpu搞出来稳步推进了,对cpu浮点性能需求没有那么大了 我觉得就是很简单的小核要做得小啊. avx512 它就是要吃一片面积啊. 卢奇亚诺 发表于 2024-5-20 09:45
看b站有人说法是,之前Intel推avx512是因为没有gpu,需要靠avx512补浮点性能,现在xe架构gpu搞出来稳步推进 ...
这不是回到了以前 APU 的概念了,AMD 那个时候理论很先进,可以没有什么号召力。 卢奇亚诺 发表于 2024-5-20 09:45
看b站有人说法是,之前Intel推avx512是因为没有gpu,需要靠avx512补浮点性能,现在xe架构gpu搞出来稳步推进 ...
灵活性还是不同的,至少目前不能用gpu跑ps3模拟器的向量加速吧。 xy. 发表于 2024-5-20 09:46
我觉得就是很简单的小核要做得小啊. avx512 它就是要吃一片面积啊.
那为啥要画avx10.2的饼呢? 明白楼主的意思
不管真不真AVX512, 起码指令集兼容,能跑和能用两回事 本帖最后由 xy. 于 2024-5-20 09:55 编辑
af_x_if 发表于 2024-5-20 09:52
那为啥要画avx10.2的饼呢?
没准到时候制程上去了(
而且我觉得是 server 先用, consumer 不太可能用 AVX512就是类似GPU的一个SM,单指令多数据打包处理。当年I家GPU太差而且高性能计算主力是CPU或者GPU单/双精度运算,现在高性能计算主要服务AI了,不需要高精度运算,主力变成GPU和NPU了。AVX512是独立而且庞大的计算单元,不利于现在堆核心 大企业病。 好像在skylake-sp/x架构上,有一个avx512就是拆了2个256bit运行的? 大企业病。 就不能理解为amd其实没做出avx512,而是提前做出了avx10.2来倒反天罡?[偷笑]
真正的avx512/avx10.1是在zen5才做出来 本帖最后由 af_x_if 于 2024-5-20 15:29 编辑
英特尔路线图太拧巴了
软锁-硬锁-物理取消-马甲回归
赫敏 发表于 2024-5-20 14:26
就不能理解为amd其实没做出avx512,而是提前做出了avx10.2来倒反天罡?
真正的avx512/avx10.1是在zen5才做 ...
好像支持AVX10.2的处理器不能直接跑AVX512,要重新编译成AVX10的应用。 砍AVX512,减功耗阿 会不会是人家avx256就是双128bit FPU模拟的? gihu 发表于 2024-5-21 20:31
会不会是人家avx256就是双128bit FPU模拟的?
牙膏小核的AVX2其实就是跟zen1一样的那种。。。所以小核的浮点性能极其拉胯。。。自然也是不可能支持AVX512的。。。
页:
[1]