zen5/zen5c核心以及zen家族发展的一些探讨
本帖最后由 gihu 于 2024-6-28 12:31 编辑关注zen4/5系列也有两年多了，越发觉得农企在和牙膏走的完全不是同一条道路。
指令集和计算标准上，农企也不求另辟蹊径，让牙膏出头，自己甘当追随者也能在指令集的利用和效率上后来居上，而且在芯片的空间结构和物理结构上玩起花活。
1. 从zen2开始，AMD已经开始在逐步践行这个标准。先是双ccx的8核心的ccd，每个ccx 4core，16M L3，每个ccd 8core 16Mx2 L3；
2. 到了zen3，ccd合并为1个ccx，8core 共享 32M L3，并且开始x3D物理堆叠；
3. zen4的本体相对zen3没有本质变化，也继续zen4上玩64M L３的x3D堆叠；但zen4c玩起和zen2类似的套路，只是ccx从4核升级为8核，ccd由zen2的2x4core，变成2x8core；
4. 即将推出的zen5c处理器，第一次实现了单ccx内集成16个内核，共享32M L3的突破。zen5本体依然是zen3、zen4一路过来的８core，32M L3。
zen5c Turin EPYC
zen5 Turin EPYC
先前泄露的麦当劳汉堡说麦当劳新汉堡的一点新消息 从一个侧面印证了AMD在3D堆叠上又有新动作。
5. 两年或三年后的zen6，貌似就没有了zen6和zen6c的区别了，最大能做到单ccd 32核的水平，个人猜想要玩更大的3d堆叠技术。
总结，从zen2开始，zen家族也有类似intel的tick/tock策略，只不过是在 指令集跟进/chiplet内部结构优化上切换或齐头并进。
例如，zen2第一次拥有avx2指令和256bit浮点单元，并且首次开启了单ccd内拥有双ccx的结构，这个算tick+tock；
zen3直接合并两个ccx，32M L3给zen3带来性能的巨大跃升，这个算tock；
……
……
I和A在各自的科技树上为x86架构添砖加瓦，I贡献技术标准，A实现架构突破，和ARM架构在竞争中方能不落下风。 一个CCX单元封装了 16个核心共享32ML3 好像 只在97X4霄龙能看到吧 我觉得你理解有点偏差。
大小核不是三缓的问题。单纯是amd只想给c核小三缓。
明年的krackan就是4f+4c共用16m三缓。
c核内部构造有区别导致频率上不去。本质是更少的晶体管，更低的频率，更高的单位面积多核能耗比。
sekiroooo 发表于 2024-6-27 16:36
一个CCX单元封装了 16个核心共享32ML3 好像 只在97X4霄龙能看到吧
zen4c一个ccx最多就16M L3，zen5c才有32M L3 C核就是 堆核用的 打的就是ARM那些核堆几百的东西 频率也不需要很高 也能发挥一定原来x86处理环境 本帖最后由 netjunegg 于 2024-6-27 17:06 编辑
最近这几年cpu行业很精彩，彻底告别牙膏时代，intel虽性能没大增，但是一直在尝试新东西，两家都没摆烂，非常好。感觉这几年每代都值得购买
希望两家能发展一下统一内存架构，特别是amd，对普通民用AI比较有利，相对nv也是个很大的优势
另外，感觉intel两三年内有望翻盘领先
FelixIvory 发表于 2024-6-27 16:50
我觉得你理解有点偏差。
大小核不是三缓的问题。单纯是amd只想给c核小三缓。
明年的krackan就是4f+4c共用16 ...
我是觉得zen X和zen Xc可能也在走向融合，就跟现在intel大小核性能逐渐接近一样。但肯定会有高低频/低高密度的版本。 如何应对KFC 8+32巨无霸汉堡 不就是这样吗。zen4C中最小的封装单元16核心 32L3 cache啊 本帖最后由 gihu 于 2024-6-27 17:28 编辑
sekiroooo 发表于 2024-6-27 17:23
不就是这样吗。zen4C中最小的封装单元16核心 32L3 cache啊
你没仔细看我前面写的，zen4c是 一个ccd包含2个ccx，每个ccx 8个内核，16M L3 cache，不同ccx中的L3是难以共用的。
zen5c 直接一个ccd就一个ccx，每个ccx16core，32M L3 好奇zen5c单ccx16核超过8核后多核效率会不会大幅衰减 gihu 发表于 2024-6-27 17:27
你没仔细看我前面写的，zen4c是 一个ccd包含2个ccx，每个ccx 8个内核，16M L3 cache，不同ccx中的L3是难 ...
那strix point的2个ccx真该死。 netjunegg 发表于 2024-6-27 17:04
最近这几年cpu行业很精彩，彻底告别牙膏时代，intel虽性能没大增，但是一直在尝试新东西，两家都没摆烂，非 ...
14代对于13还不是牙膏么。。现在还倒吸回去了 FelixIvory 发表于 2024-6-27 17:32
那strix point的2个ccx真该死。
LNL 2CCX, X1E 3CCX
既然不是性能导向的东西，玩法就不受限了。 gihu 发表于 2024-6-27 17:27
你没仔细看我前面写的，zen4c是 一个ccd包含2个ccx，每个ccx 8个内核，16M L3 cache，不同ccx中的L3是难 ...
呃呃，没看 清楚前置条件。反正都封装一起。更需要注意的 单位面积 内 计算核心和缓存结构 晶体管 数量才是 厂家该注意的，毕竟芯片 代工都是 按面积和复杂程度 收费的 csqaclp 发表于 2024-6-27 17:30
好奇zen5c单ccx16核超过8核后多核效率会不会大幅衰减
我也好奇，怎么实现这么多核共用cache的核间通讯延迟问题 tim6252 发表于 2024-6-27 17:34
14代对于13还不是牙膏么。。现在还倒吸回去了
至少不是主动挤牙膏了，而且intel同时还在尝试新的方案和架构，非常大的改变，这种事情代价非常高，挺努力了，没有摆烂 csqaclp 发表于 2024-6-27 17:30
好奇zen5c单ccx16核超过8核后多核效率会不会大幅衰减
你都要用zen5c了，都192核心了，还要双路，那点延迟重要么....... gihu 发表于 2024-6-27 17:42
我也好奇，怎么实现这么多核共用cache的核间通讯延迟问题
这玩意可能只有服务器上有面向计算密集型的通讯少一点的
不过 或许有其他门道在里面 FelixIvory 发表于 2024-6-27 17:32
那strix point的2个ccx真该死。
叫这些CCX CCD没啥意思，本质上 strix ai 370 和8700G APU都是一个晶圆 die上制作的东西，并不是 chiplet 分离式封装。4zen5+8zen5C 的核心本质上是封装 一个die里面的 netjunegg 发表于 2024-6-27 17:04
最近这几年cpu行业很精彩，彻底告别牙膏时代，intel虽性能没大增，但是一直在尝试新东西，两家都没摆烂，非 ...
牙膏确实也有在实验新东西只是感觉出来总是比预期差点
而且丢掉了长久以来的稳定性（大小核调度导致的兼容性和波动性 拉胯的睿频机制冲高频导致的产品稳定性）就是感觉产品和技术没法很好结合 被对手们弄慌了阵脚
因为牙膏也到了要是某一代和以前AMD一样落后较多 估价进一步大跌的程度不得不都做点文章 但实际上也许纯技术角度 还不如闭关一下 几年搞出一个大的要发展的更好 sekiroooo 发表于 2024-6-27 17:55
叫这些CCX CCD没啥意思，本质上 strix ai 370 和8700G APU都是一个晶圆 die上制作的东西，并不是 chipl ...
你去查一下zen2 一个ccd内两个ccx的core间延迟就知道了，这也是为何zen3相对zen2有那么大性能提升 Illidan2004 发表于 2024-6-27 17:58
牙膏确实也有在实验新东西只是感觉出来总是比预期差点
而且丢掉了长久以来的稳定性（大小核调度导 ...
牙膏在新标准的创立上跟老黄一样，都是业界抗鼎。但芯片架构上，是落后对家太多了。 tim6252 发表于 2024-6-27 17:34
14代对于13还不是牙膏么。。现在还倒吸回去了
12 13 14本质上只是一代而已 Illidan2004 发表于 2024-6-27 17:58
牙膏确实也有在实验新东西只是感觉出来总是比预期差点
而且丢掉了长久以来的稳定性（大小核调度导 ...
是啊，除了苹果，其他公司包括微软谷歌，都经常拿出这种不够成熟的东西给用户使用，这方面不如苹果
大小核是个挺大的改变，arm和安卓这方面积累了十几年经验，wintel联盟一下子难搞好
intel也是被逼急了，各种折腾，不过想搞出成绩来，可能还需要时间，两三年内有希望 一切猜想看gaa对缓存使用面积能优化多少，不然只能减配上核心
最近几代工艺，工艺提升基本没法减少缓存面积，而缓存是决定性能的关键因素之一，这才是核数卡住的原因之一
，
本帖最后由 Illidan2004 于 2024-7-2 10:30 编辑我的理解是这样的
ZEN1每个CCX最多4核共享8M L3，2个CCX构成1个CCD，最多4个CCD用6条总线相连构成整个U，总共最多32核和64M L3
ZEN2每个CCX最多4核共享16M L3，2个CCX构成1个CCD，最多8个CCD+IOD构成整个U，总共最多64核和256M L3
ZEN3每个CCX最多8核共享32M L3，1个CCX构成一个CCD，最多8个CCD+IOD构成整个U，总共最多64核和256M L3
ZEN4每个CCX最多8核共享32M L3，1个CCX构成一个CCD，最多12个CCD+IOD构成整个U，总共最多96核和384M L3
ZEN4C 每个CCX最多8核共享16M L3，2个CCX构成1个CCD，最多8个CCD+IOD构成整个U，总共最多128核和256M L3
ZEN5每个CCX最多8核共享32M L3，1个CCX构成1个CCD，最多16个CCD+IOD构成整个U，总共最多128核和512M L3
ZEN5C 每个CCX最多16核共享32M L3，1个CCX构成1个CCD，最多12个CCD+IOD构成整个U，总共最多192核和384M L3
ZEN6C（预计） 每个CCX最多32核共享64M L3，1个CCX构成1个CCD，最多8个CCD堆叠在IOD上构成整个U，总共最多256核和512M L3 直接上图吧
Illidan2004 发表于 2024-6-27 18:39
我的理解是这样的这个表后面的c 16和32有点无法理解
按照我了解的信息预测
哪怕不考虑ccd和ccx说反了
除了zen3和zen5以外没一行是对的以外说的挺好的[晕倒] 本帖最后由 YoshinoSakura 于 2024-6-27 19:37 编辑
这就来断章取义了
农企也不求另辟蹊径，让牙膏出头，自己甘当追随者
zen4的本体相对zen3没有本质变化
zen5本体依然是zen3
页:
[1]
2