ryzen的if总线带宽为何不提升下
本帖最后由 psps3 于 2024-8-9 10:56 编辑zen4的epyc也是用的if总线，内存带宽能跑到几百g（epyc带宽，6楼解释了，第一段话，请无视吧）
消费级的ryzen的if总线带宽已经限制了AMD推荐的ddr5 6000的带宽，省成本可以理解，但性能强才能卖出高溢价，epyc就是例子，毛利率远超对手[困惑]
EPYC这个带宽是几通道来着，6还是8？你换算成桌面平台的双通道不是差不多的 你知不知道自己在说什么，epyc的if频率更低，内存最高只有5200 元首的动物园 发表于 2024-8-9 10:37
EPYC这个带宽是几通道来着，6还是8？你换算成桌面平台的双通道不是差不多的 ...
12通道[偷笑] xxwkof 发表于 2024-8-9 10:38
12通道
那还没AM5效率高呢 本帖最后由 gihu 于 2024-8-9 10:50 编辑
EPYC的IF总线和ryzen的其实是一个东西，区别是EPYC有8到12个ccd，每个ccd的IF总线带宽可以叠加，加上EPYC有8~12通道内存，所以不存在内存带宽瓶颈。
但是epyc的内存读写性能还是跟ryzen一样，读>写，应该还是受制于读32B/cycle，写16B/cycle的限制
https://static.chiphell.com/forum/202404/26/155413g8idu568rtvv9pjd.jpg 成本问题，现在利润还是很低啊
其实mi300a和navi31不就做了技术储备了，真要换也能上马的 wjm47196 发表于 2024-8-9 10:48
成本问题，现在利润还是很低啊
其实mi300a和navi31不就做了技术储备了，真要换也能上马的 ...
苏妈这点是很聪明的，高级的技术就拿现在最热点的AI来试验，风险小很多[偷笑] gihu 发表于 2024-8-9 10:43
EPYC的IF总线和ryzen的其实是一个东西，区别是EPYC有8到12个ccd，每个ccd的IF总线带宽可以叠加，加上EPYC有 ...
你这个解释的很清楚了，epyc我没弄清楚，尴尬了 霄龙、线程撕裂者看着内存带宽 大达是因为 内存并行通道数多达8条、4条加上D5内存 读写带宽本身提升。
多chiplet设计+分离封装。靠PCB基板布线， 物理瓶颈很那突破。
要么IODIE 架构 或者 工艺有突破，要么和APU一样 做成一个chiplet，缩短传输路径
wjm47196 发表于 2024-8-9 10:48
成本问题，现在利润还是很低啊
其实mi300a和navi31不就做了技术储备了，真要换也能上马的 ...
游戏显卡啥时候能给个惊喜？
你刚发那个帖子，没看懂 https://www.starryentertainment.com/zb_users/upload/news/2024-08-02/66ac3a27c070c.jpeg
Strix Halo封装距离非常近，我猜测是用了新的互联。
也许zen5 ccd不止有跟老iodie互联的普通if接口，还有rdna3上用的infinity fanout link af_x_if 发表于 2024-8-9 11:12
Strix Halo封装距离非常近，我猜测是用了新的互联。
也许zen5 ccd不止有跟老iodie互联的普通if接口，还有r ...
这问题我也发现了，看评测，内存带宽三个指标都能跑90g以上，跟之前的有明显区别 psps3 发表于 2024-8-9 10:53
你这个解释的很清楚了，epyc我没弄清楚，尴尬了
他们的这if总线说白了就是个降频减配的pcie通道，解决了发热问题，但是这种串行总线多通道模式就是要高频才能低延迟。这是个悖论哦，不能两全其美。 fycmouse 发表于 2024-8-9 12:16
他们的这if总线说白了就是个降频减配的pcie通道，解决了发热问题，但是这种串行总线多通道模式就是要高频 ...
pcie用在芯片间通讯，是要简化协议降低电路复杂程度降低功耗、降低输出电压摆幅、提高工作频率，或者就类似HBM那样大幅增加通道数降低工作频率
当年就是因为PCIE 4.0的draft迟迟没定案，等不及了自己搞了套nvlink，实际上物理层跟pcie兼容的，工作频率直接翻两倍 本帖最后由 gihu 于 2024-8-9 13:02 编辑
psps3 发表于 2024-8-9 10:53
你这个解释的很清楚了，epyc我没弄清楚，尴尬了
见笑了[傻笑]其实IF总线最大的优点还是可扩展性强，貌似从2CCD到12CCD甚至以后的16CCD，都不会出现瓶颈。
但放在单双CCD的zen架构上，zen1~zen3还几乎没出现瓶颈，到了zen4+DDR5上，就有点不够看了，zen5尤其明显。
个人理解，虽然IF总线放在EPYC上没出现所谓的瓶颈，除了EPYC自身主频不高外，最大原因还是因为竞争对手的Mesh总线效率更低，随核心增加性能不能线性增长。
但如果zen4/zen5的IF总线是读写都扩展64B/cycle，放在县城撕裂者上，相信整体性能还能进一步提升，只是代价可能会大很多，对于精打细算的苏妈来说，可能不是一笔划算的选择[偷笑]
对比一下同样8通道DDR5 5200的内存带宽，8CCD的线撕7985WX和4CCD的7975WX，写带宽一样，读带宽却大不少
https://static.chiphell.com/forum/202406/17/155945t1zz8898yarpwn89.jpg
https://static.chiphell.com/forum/202406/27/135147itdchcht4rml5h5o.png
gihu 发表于 2024-8-9 12:35
见笑了其实IF总线最大的优点还是可扩展性强，貌似从2CCD到12CCD甚至以后的16CCD，都不会出现瓶颈。
但 ...
最近的ai9 hx370内存带宽对比前代8845h提升明显，不知if总线是否改了一些东西？ 本帖最后由 momo77989724 于 2024-8-9 12:46 编辑
钱。。。。
消费级的销量还是就那点又没增长在没有大的利润的提升的情况下为什么要去给自己多花钱
总量一直就那点。。。包括笔记本 并没有增长。。 。你不会看论坛看的以为AMD 零售市场销量大增了吧
傻了才给消费级去重新做 特别是台积电 还继续涨价的情况下
psps3 发表于 2024-8-9 11:15
这问题我也发现了，看评测，内存带宽三个指标都能跑90g以上，跟之前的有明显区别 ...
你看的是strix point，属于单ccd多ccx，层主的这个是strix halo，属于多ccd的高级die间互联，采用更高级的封装形式，应该是能释放zen5核心效能的一个终极形态[傻笑] 100G带宽足够了，双通道高频DDR5也就这个带宽。 因为在CPU里面用晶圆做这些非常贵 能不升就不升
另外一次升级了 还怎么卖下代产品 gihu 发表于 2024-8-9 12:35
见笑了其实IF总线最大的优点还是可扩展性强，貌似从2CCD到12CCD甚至以后的16CCD，都不会出现瓶颈。
但 ...
在EPYC上，可以靠多个CCD去分内存的带宽，远未到极限。
如此看来近几代消费级单CCD的带宽问题，AMD都不会有充足动力去改进。 也许amd真验证过，提升没有多大卵用，成本倒是会增加。游戏没有啥提升很可能还是架构上的问题，很少应用能把if带宽跑满 巴特沃斯 发表于 2024-8-9 16:37
在EPYC上，可以靠多个CCD去分内存的带宽，远未到极限。
如此看来近几代消费级单CCD的带宽问题，AMD都不会 ...
然而并不能，一个CCD上面只有两个GMI接口，EPYC可以用wide mode用满两个GMI，前提是牺牲一半核心的通讯，而消费级上面只用到了一个，IO die上面也只有两个GMI，所以实际上EPYC只是多了个让单CCD带宽翻倍的选择而已，并没有更多的带宽。 线程撕裂者一样有带宽限制，双ccd的7945wx和7955wx
内存带宽受影响也明显，根本发挥不出来多通道的优势。
架构设计就是这样了，intel环形总线有带宽优势，但恰恰也因为这个优势导致intel在核心数上落后，最后只能曲线救国走大小核这条大部分人都不能理解的路线[吃惊] liangqian 发表于 2024-8-9 16:49
线程撕裂者一样有带宽限制，双ccd的7945wx和7955wx
内存带宽受影响也明显，根本发挥不出来多通道的优势。
...
你这个图表的数据很可能是错的，7985WX就8通道DDR5，实际运行做不到接近500G的内存带宽，只是理论上有可能。
至于2个ccd的7945和7955wx，IF总线和7900x，7950x是一样的，通道再多都没用 现在换了下一代搞什么？ fengpc 发表于 2024-8-9 12:29
pcie用在芯片间通讯，是要简化协议降低电路复杂程度降低功耗、降低输出电压摆幅、提高工作频率，或者就类 ...
if总线说白了，就是带宽刚刚好，好像跟以前推土机的那个玩意差不多，只要某些地方升级就成了瓶颈，还是amd太小家子气了。
页:
[1]