atiufo 发表于 2025-1-16 11:18

rana23 发表于 2025-1-16 08:29
RDNA3也是扇出封装,应该已经很成熟了,希望zen6桌面版能用上,别再祖传铜线互联了。 ...

zen6肯定换了

atiufo 发表于 2025-1-16 11:20

我輩樹である 发表于 2025-1-16 11:10
在AI 性能方面,得益于Ryzen AI Max+ 395配备了高达50 TOPS的XDNA 2架构NPU,成为了全球首款支持 70B LLM...

看老黄整天黄氏对比眼红了,苏妈也需要自己的苏氏对比[偷笑]

后天 发表于 2025-1-16 11:22

知道了 等Zen6

459633561 发表于 2025-1-16 12:05

赫敏 发表于 2025-1-16 11:18
没事,只要等到18A,一切都会好起来的

说真的,真希望牢英好起来

是呀,有相互的竞争 才是好事,一家独大,坑的还是消费者。看看绿色那家 真的是。。。

rana23 发表于 2025-1-16 13:14

atiufo 发表于 2025-1-16 11:18
zen6肯定换了

iod肯定会换,但是有可能还是省成本的铜线互联,那就恶心人了。

赫敏 发表于 2025-1-16 13:21

rana23 发表于 2025-1-16 00:14
iod肯定会换,但是有可能还是省成本的铜线互联,那就恶心人了。

这个成本并不是很高,只是CPU的控制器要改所以晚了些

foxsheep 发表于 2025-1-16 13:42

我輩樹である 发表于 2025-1-16 11:05
谬uma终于实现了,但是挂了个核显。

那个叫序列化和反序列化,所有zero copy的架构就是为了取消这个过程。 ...

CS里这叫序列化-反序列化,EE里这个叫串行-解串

g7muik 发表于 2025-1-16 13:48

下代核心可以小修小补,换下 iod 改成 4nm,核心用 N3E,估计就能达到 15% 以上提升

gihu 发表于 2025-1-16 14:21

不可思议,传统IF总线跨Die数据传输这么复杂,也就仅仅70多ns的延迟,如果改成fan out布局,那估计可以降到20~30ns的级别?

af_x_if 发表于 2025-1-16 14:29

gihu 发表于 2025-1-16 14:21
不可思议,传统IF总线跨Die数据传输这么复杂,也就仅仅70多ns的延迟,如果改成fan out布局,那估计可以降到 ...

不至于不至于,上限参考单芯片的APU。

Yosem1te 发表于 2025-1-16 14:33

tator 发表于 2025-1-16 02:15
祥硕真的拉中之拉刚把我一个想装ryzen但是有3m2需求的朋友劝退了

3 M.2不是问题,B850都可以轻松实现。5 M.2还不拆显卡通道的话就比较难了(

gihu 发表于 2025-1-16 15:00

af_x_if 发表于 2025-1-16 14:29
不至于不至于,上限参考单芯片的APU。

HX 370的延迟比跨Die还高,没法玩了[偷笑]

小尾巴呀 发表于 2025-1-16 15:39

BFG9K 发表于 2025-1-16 01:34
其实就是ZEN6会用的新封装,先在Strix Halo上用了

其实STX Halo上的ZEN5 CCD才是完全体,AM5现在的IOD对ZE ...

STX和STX halo不是一个东西,stx是4+8那个

BFG9K 发表于 2025-1-16 15:41

小尾巴呀 发表于 2025-1-16 15:39
STX和STX halo不是一个东西,stx是4+8那个

我说的就是STX Halo啊,关STX什么事?只有STX Halo才用了高级封装

红色惊雷 发表于 2025-1-16 15:43

啊?那我再等等zen6[晕倒]5700X现在也不是不能用

fluttershy 发表于 2025-1-16 15:51

本帖最后由 fluttershy 于 2025-1-16 15:56 编辑

五代半移动版 就像三代半 分频上DDR5 每次改一点
实在不行拿iodie叫GF再搓一个吧别管14 12 都比祥硕强
如果GEN5 16x 你想要SW 又想便宜别想了 DDR5 gen5通道电气成本
如果不追gen5 全用用gen4SW 成本下来 又浪费了CPU设计

声色茶马 发表于 2025-1-16 15:58

FelixIvory 发表于 2025-1-16 10:37
halo被gpu大大拖累啊。
现在除了大显存,rdna3.5在2025年不就是个电子垃圾。
既定2024年对标4070m还是可以 ...

已经能和3060掰手腕的笔记本核显,还拖累?

真正会拖累halo只有一样事,就是价格。一个纯核显本能卖得比7840hs+4060还贵,谁买?

小尾巴呀 发表于 2025-1-16 16:02

BFG9K 发表于 2025-1-16 15:41
我说的就是STX Halo啊,关STX什么事?只有STX Halo才用了高级封装

要命我看反了,不好意思,自阿鲁巴一圈

af_x_if 发表于 2025-1-16 16:17

声色茶马 发表于 2025-1-16 15:58
已经能和3060掰手腕的笔记本核显,还拖累?

真正会拖累halo只有一样事,就是价格。一个纯核显本能卖得比 ...

用上RDNA4的话,图形管线本身有AI加速,也就有FSR4。

Terrorhurtz 发表于 2025-1-16 17:01

gihu 发表于 2025-1-16 15:00
HX 370的延迟比跨Die还高,没法玩了

Zen6好像要加核了吧,4+8放在一个CCX里延迟问题就能解决了

maxreni 发表于 2025-1-16 19:28

赫敏 发表于 2025-1-16 02:25
intel的芯片组其实都不赚钱。甚至asmedia这个被人骂了一条街的都算是做慈善,你看其他功能比芯片组单一很 ...

是的芯片组并不赚钱 贵的是xxxxxxxx板甚至intel还给作业抄

459633561 发表于 2025-1-16 19:42

gihu 发表于 2025-1-16 15:00
HX 370的延迟比跨Die还高,没法玩了

370的延迟问题不是bios修了么;

gihu 发表于 2025-1-17 16:35

459633561 发表于 2025-1-16 19:42
370的延迟问题不是bios修了么;

hx 370有没有修好不知道,但zen5 桌面版是修好了,延迟在70~75ns之间

tengyun 发表于 2025-1-17 20:19

tator 发表于 2025-1-16 02:15
祥硕真的拉中之拉刚把我一个想装ryzen但是有3m2需求的朋友劝退了

华硕的重炮手B850小板 有3M2

X870瞬间智商税了[偷笑]

gartour 发表于 2025-1-17 22:09

rana23 发表于 2025-1-16 13:14
iod肯定会换,但是有可能还是省成本的铜线互联,那就恶心人了。

铜互连对消费级cpu够用了。硅互联主要是提升密度可以做出更大规模的io,并不会凭空就提升性能

另类 发表于 2025-1-17 22:54

Miner 发表于 2025-1-16 10:04
感觉很难,而且后面CPU和GPU是竞争关系(LLM本地推理)。

以前CPU对于多数桌面和移动用户性能是过剩的, ...

学习了。

按您提到这个路径,达到容量和速度都够,估计也要两年后了吧

rana23 发表于 2025-1-17 23:13

gartour 发表于 2025-1-17 22:09
铜互连对消费级cpu够用了。硅互联主要是提升密度可以做出更大规模的io,并不会凭空就提升性能

...

主要是一直被诟病的待机功耗的问题,但是amd应该还是会继续用铜线互联[困惑]

腿毛飘飘 发表于 2025-1-17 23:30

gihu 发表于 2025-1-17 16:35
hx 370有没有修好不知道,但zen5 桌面版是修好了,延迟在70~75ns之间

华硕上次宣布修了,但又删帖了,之后发布的那一版BIOS实测没有修。

不知道是修不了了,还是需要更多测试后才能发布。
页: 1 [2]
查看完整版本: strix halo大改了CCD互联方式