Sly 发表于 2025-5-14 23:45

对于适配CPU的工况，下一代DDR6还能靠什么思路呢？

本帖最后由 Sly 于 2025-5-16 10:56 编辑

SDRAM 133，单倍，频率133
DDR 400，双倍预读，等效频率400，真实频率200
DDR2 800，四倍预读，等效频率800，真实频率200
DDR3 1600，八倍预读，等效频率1600，真实频率200
DDR4 3200，八倍预读，等效频率3200，真实频率400
DDR5 6400，十六倍预读+单条32bit*2，等效频率6400，真实频率400

DDR4的提升感觉还是比较明显的（特别是延迟相比DDR 2、3降低好多）。
DDR6？如果继续32倍预读感觉效率有点低呀，而单条内存四通道16bit感觉效率也很低。这两种方式还大幅度增加延迟。

要么，还是提频率？或者上PAM？

ttt5t5t 发表于 2025-5-15 00:23

继续加通道 拉位宽
追求高速的就直接集成在片上

Neo_Granzon 发表于 2025-5-15 05:15

DDR5已经是16n预取，为了配合x86的64byte cache line才弄的2x32bit单条双通道。

下一代就是单条四通道，32n预取配合4x16bit。这总比艹内存颗粒靠谱。

fycmouse 发表于 2025-5-15 08:48

ttt5t5t 发表于 2025-5-15 00:23
继续加通道 拉位宽
追求高速的就直接集成在片上

直接增加数据读取通道很难？还是什么跟资本相关的别的？或者说直接读写同时进行像以前的vram跟wram一样。

后天 发表于 2025-5-15 10:07

做成nvme这种形态了 ……

KimmyGLM 发表于 2025-5-15 10:20

cudimm 不是已经指路了嘛，就是高频clk 芯片，稳高频；
服务器这边就是MRDIMM 高频；

平均10Ghz 起步呗

ttt5t5t 发表于 2025-5-15 11:37

fycmouse 发表于 2025-5-15 08:48
直接增加数据读取通道很难？还是什么跟资本相关的别的？或者说直接读写同时进行像以前的vram跟wram一样。 ...

芯片面积 PCB布线 可靠性验证 都是要成本的啊
你看D5+PCIE5时代，大厂和小厂的设计能力一下子就体现出来了
华硕4层PCB上7600MT 铭瑄调不明白只能硬上8层

Illidan2004 发表于 2025-5-15 12:38

后天 发表于 2025-5-15 10:07
做成nvme这种形态了 ……

CXL。。

Sly 发表于 2025-5-16 10:57

Neo_Granzon 发表于 2025-5-15 05:15
DDR5已经是16n预取，为了配合x86的64byte cache line才弄的2x32bit单条双通道。

下一代就是单条四通道，32 ...

还真是，我以为是8倍预读+2个32bit并行实现的。

那这样的话，其实也能生产64bit的颗粒，不知道为啥非得学习移动端整32bit（甚至说DDR6还要16bit）。

Neo_Granzon 发表于 2025-5-16 11:56

Sly 发表于 2025-5-16 10:57
还真是，我以为是8倍预读+2个32bit并行实现的。

那这样的话，其实也能生产64bit的颗粒，不知道为啥非得 ...

内存颗粒的密度是缓慢上升的，跟位宽没啥大关系。想要大容量就得多弄点颗粒，但是总的位宽需要匹配相应的处理器，比如说x86单通道就是64bit。

移动端才搞高位宽的颗粒，因为容量需求有限，需要尽可能少的颗粒减少体积。

桌面端或者服务器端这种插内存条的，哪怕是16bit颗粒，一个条子上面4颗粒，容量根本做不上去，更不要说32bit甚至64bit了。

Sly 发表于 2025-5-16 12:30

Neo_Granzon 发表于 2025-5-16 11:56
内存颗粒的密度是缓慢上升的，跟位宽没啥大关系。想要大容量就得多弄点颗粒，但是总的位宽需要匹配相应的 ...

嗯嗯
主要是有说下一代ddr6要单条4通道16bit

其实现在ddr5搞单内存双通道就不是很理解

darkness66201 发表于 2025-5-16 13:02

MRDIMM 已经能做到12Ghz了，四通道mrdimm就五百多G带宽了，x3d大幅度减少内存依赖，都是现成技术都够桌面级用很久了，别说DDR6 了。
页: [1]
查看完整版本: 对于适配CPU的工况，下一代DDR6还能靠什么思路呢？