单向带宽256GB/s的PCI-E 7.0 x16标准都发布了，64bit内存标准带宽迟迟突破不了128GB/s
本帖最后由 Sly 于 2025-6-12 14:58 编辑64bit内存标准带宽，哪怕是未来的标准，也迟迟突破不了128GB/s，这还是64个bit并行传输呢。
而PCI-E仅靠16路串行通信，就能实现单向128GB/s（PCI-E 6.0）甚至256GB/s（PCI-E 7.0），虽然功耗可能要上头。
未来等效双通道的128bit还没接口总线带宽大，真是羞死人了。
更别提现在作为关键优势的延迟，DDR5开始也不降返增。 坐等PCIE接口的RAM[偷笑] dcl2009 发表于 2025-6-12 14:47
坐等PCIE接口的RAM
延迟不是一个等级的。
内存的延迟都是纳秒级别的。PCI-E应该是内存延迟的十几倍到几十倍。 dcl2009 发表于 2025-6-12 14:47
坐等PCIE接口的RAM
1根内存占一个x16通道？？b
俺寻思没人拦着别人用 CXL memory 啊. 消费者自己会用脚投票的 liwenchao 发表于 2025-6-12 14:52
延迟不是一个等级的。
内存的延迟都是纳秒级别的。PCI-E应该是内存延迟的十几倍到几十倍。 ...
没这么夸张，PCIE3.0延迟普遍在200-300ns，据说PCIE6.0延迟能压到100ns以内 以后都要处理器集成内存了吧 uprit 发表于 2025-6-12 14:52
1根内存占一个x16通道？？b
那些搞大模型和搞科学运算的，眼巴巴盯着这点带宽呢，服务器很多PCIE都闲置，拿来当内存用也不错呀，一条16x就有256G的带宽，4条就能到1T带宽，堪比24通道DDR5 dcl2009 发表于 2025-6-12 14:57
没这么夸张，PCIE3.0延迟普遍在200-300ns，据说PCIE6.0延迟能压到100ns以内
这个值是链路延迟, 内存的100ns左右是payload操作的端到端延迟, 你这怎么比的...
延迟优化的pcie设备的端到端延迟5.0普遍在500ns-1000ns之间
说内存的链路延迟的话人均20-30ns 本帖最后由 KimmyGLM 于 2025-6-12 15:08 编辑
已经上市的MCRDIMM / MRDIMM 8800 超到 12800 非常轻松，而后者的频率预计Xeon 7 就是标称支持了，带宽突破100G；
就算用现有的8800频率，带宽也有70G，12ch 已经很强大了啊，只要肯花钱，照样有高性能 KimmyGLM 发表于 2025-6-12 15:07
已经上市的MCRDIMM / MRDIMM 8800 超到 12800 非常轻松，而后者的频率预计Xeon 7 就是标称支持了，带宽突破 ...
12通道768bit过分要求并行应用场合了。
而PCI-E x16这种16路并行非常司空见惯。
不管你是SDR、DDR3还是DDR5，DRAM核心储存阵列的频率就没有本质的提升过，这些不断更新的DDR标准实际上只是提升接口速度，核心速度基本没提升，通过提高核心位宽提高burst length来提高接口速度，接口速度翻倍之后延迟周期也得翻倍，实际的延迟时间基本没变 现在带宽早就不是大问题了 除了少数应用
大部分是CPU计算速度跟不上带宽速度。。。太高也没卵用。。。就双路8通道DDR5 5600基本上科学计算软件都吃不满。 Sly 发表于 2025-6-12 15:09
12通道768bit过分要求并行应用场合了。
而PCI-E x16这种16路并行非常司空见惯。
那你也不能光要带宽，不看延迟啊。pcie 500ns 以上的延迟放到内存上，基本不可用 KimmyGLM 发表于 2025-6-12 15:12
那你也不能光要带宽，不看延迟啊。pcie 500ns 以上的延迟放到内存上，基本不可用 ...
没说PCI-E当内存，一个IO设备怎么能当内存
只是感慨当年内存64bit 1GB/s时，PCI才133MB/s，结果现在要大幅度反超了。 zhuifeng88 发表于 2025-6-12 15:03
这个值是链路延迟, 内存的100ns左右是payload操作的端到端延迟, 你这怎么比的...
延迟优化的pcie设备的 ...
你说的没毛病，我说的确实有偷换概念嫌疑，优化优化没准真的能压到400ns以内[偷笑]
这个级别的延迟给大模型和流体够用了，那玩意对延迟不敏感，带宽是王道。 Sly 发表于 2025-6-12 15:13
没说PCI-E当内存，一个IO设备怎么能当内存
只是感慨当年内存64bit 1GB/s时，PCI才133MB/s，结果现在要大 ...
光有标准，没有实际的硬件，目前只是个方向性的东西；
pcie5.0 目前服务器大规模普及也没多久，能否稳定兼容还需要时间考验。
再快不如3dv cache快 PolyMorph 发表于 2025-6-12 15:23
再快不如3dv cache快
之前研究X 结尾的EPYC 时候想过这个问题，3D 缓存确实是一种偏门路子，但是一来成本巨高，二来U 的面积也不能无限扩大。
目前最大的3DV 是9684X,L3 1152M;
9005的epyc 3DV 到目前还没看到，不知道啥情况 Sly 发表于 2025-6-12 15:09
12通道768bit过分要求并行应用场合了。
而PCI-E x16这种16路并行非常司空见惯。
那现在发布一个下下一代的DDR7标准就完事了，不要拿画的大饼和实际落地的东西对比。内存也可以并行啊，消费级都128bit起步了，PCIE7的基本都是企业级的硅光互联，服务器直接双路64通道(zen6 单U16通，部分支持pcie6，合理扩展一下)去了 空桑 发表于 2025-6-12 16:02
那现在发布一个下下一代的DDR7标准就完事了，不要拿画的大饼和实际落地的东西对比。内存也可以并行啊，消 ...
哪用得着那么麻烦，想比大带宽直接上GDDR7不就完了[恶魔]又不是不能用GDDR内存，都是成熟标准 PCIe现在纯粹就是画饼，之所以卡在3.0这么久就是忘记画饼了 KazamiKazuki 发表于 2025-6-12 16:09
哪用得着那么麻烦，想比大带宽直接上GDDR7不就完了又不是不能用GDDR内存，都是成熟标准 ...
直接HBM[傻笑]。就像intel自带的那几个U 你真要大带宽你可以上cxl啊只要价格你受得了 liwenchao 发表于 2025-6-12 01:52
延迟不是一个等级的。
内存的延迟都是纳秒级别的。PCI-E应该是内存延迟的十几倍到几十倍。 ...
延迟差了1000倍，几十几百微妙 Sly 发表于 2025-6-12 02:13
没说PCI-E当内存，一个IO设备怎么能当内存
只是感慨当年内存64bit 1GB/s时，PCI才133MB/s，结果现在要大 ...
你怎么不拿hbm比带宽 赫敏 发表于 2025-6-12 17:04
你怎么不拿hbm比带宽
位宽过高 不适合cpu Sly 发表于 2025-6-12 04:09
位宽过高 不适合cpu
高了也不行低了也不行[偷笑]
微软觉得行https://ithome.com/0/710/489.htm
页:
[1]