JEDEC发布DDR5 SPD年度标准更新 速率升至9200MT/s，新增SOCAMM2编码
https://www.expreview.com/102209.html近日，JEDEC固态技术协会发布了DDR5 SPD年度标准更新，最新版本为JESD400-5D DDR5串行存在检测（SPD）内容规范1.4版。在原有技术基础上，这次1.4版更新引入了三项重要支持功能。
首先在新版本里，扩展了对DDR5-9200内存模块的支持，满足了部分高性能计算场景对更高带宽的需求；其次是新增SOCAMM2编码，增强了内存模块在复杂系统环境下的识别与兼容能力，优化下一代可更换内存模块的使用；最后是针对MRDIMM模块，在新版本扩充了错误日志信息记录内容，有助于提高系统调试效率和故障排查精度，提升系统的稳定性。
JEDEC董事会主席Mian Quddus表示表示：“随着DDR5内存以更高的速度和更丰富的内存模块在行业取得成功，JEDEC对此也作出了积极的回应。许多存储器供应商在SPD年度标准更新发布中协作努力，有助于确保这些内存解决方案的一致性。”
JEDEC固态技术协会在2020年，首次公布了DDR5 SDRAM标准，提升重点在于提高内存密度以及频率上。其最高速率达到了6400 Mbps，单条LRDIMM最大容量为2TB，最大UDIMM容量为128GB。过去数年里，已经进行了多次版本更新，引进了不少新功能。
下一步提升重点不应该是降低延迟么？ Sly 发表于 2025-10-17 17:07
下一步提升重点不应该是降低延迟么？
JEDEC标准每次升级都是放宽时序提高频率的 频率高 不代表 时序低啊延迟也降不了啊[恶魔] Sly 发表于 2025-10-17 04:07
下一步提升重点不应该是降低延迟么？
延迟是物理特性，没法降 Sly 发表于 2025-10-17 17:07
下一步提升重点不应该是降低延迟么？
延迟？不是应该提升插满四条后频率吗？（现在四槽主板插满智能跑4800MHz） 原生9200么，那是很猛了。 gg20073659 发表于 2025-10-18 09:20
延迟？不是应该提升插满四条后频率吗？（现在四槽主板插满智能跑4800MHz） ...
与其提升插满四条后频率
不如改革，把单条内存改为128bit
4内存降频确实很蠢
页:
[1]