Chiphell - 分享与交流用户体验

标题: [Rumor] Emerald Rapids将拥有明显更大的Cache [打印本页]

作者: 埃律西昂 时间: 2022-11-14 08:14
标题: [Rumor] Emerald Rapids将拥有明显更大的Cache
本帖最后由埃律西昂于 2022-11-14 08:31 编辑

Source: OneRaichu yuuki_ans

Extra cache in the interconnection network.
Not in SPR.

(, 下载次数: 77)

作者: kozaya 时间: 2022-11-14 08:40
终于要开始用3D快取 ? (虽然实际上只有2.7倍)
不过64核心 * 5MB = 320 MB三级缓存
效能提升很大

希望能下放PC端
出个15600K3D 6P8E, 三缓2.7~3倍
这才是玩家想要的最强游戏U
可以对标 ZEN 5 X3D

作者: 舒方 时间: 2022-11-14 08:45
64核啊，这样看增加不多啊。

作者: liyichao97 时间: 2022-11-14 09:23
本帖最后由 liyichao97 于 2022-11-14 09:28 编辑

这每核5m还是很不容易的，毕竟是全核共享的l3

等等…2024q1？？

走好不送…

作者: aibo 时间: 2022-11-14 09:23
牙膏这是发现了，多堆cpu规模还不如多堆缓存吗

还有，只支持1P/2P
是不是就把额外支持多P的通信节点换成了核心，所以每个多了2C，整体涨了8P啊

作者: 埃律西昂 时间: 2022-11-14 18:49

liyichao97 发表于 2022-11-14 09:23
这每核5m还是很不容易的，毕竟是全核共享的l3

等等…2024q1？？走好不送… ...

Turin-X最早也是25H1，EMR对手是Genoa-X。所以说虽慢但够？

作者: zhuifeng88 时间: 2022-11-14 19:01

埃律西昂发表于 2022-11-14 18:49
Turin-X最早也是25H1，EMR对手是Genoa-X。所以说虽慢但够？

那也得不延期....我不太信

作者: liyichao97 时间: 2022-11-14 19:08
本帖最后由 liyichao97 于 2022-11-14 19:10 编辑

埃律西昂发表于 2022-11-14 18:49
Turin-X最早也是25H1，EMR对手是Genoa-X。所以说虽慢但够？

官方roadmap写的turin family是2024

编辑：哦不好意思，你说turin-x啊，那可能是2025
不过genoa-x比emr早了整整一年…

作者: zcjzcj11111 时间: 2022-11-14 19:11

kozaya 发表于 2022-11-14 08:40
终于要开始用3D快取 ? (虽然实际上只有2.7倍)
不过64核心 * 5MB = 320 MB三级缓存
效能提升很大

想多了吧，缓存占面积可是不一定随着制程进步缩小多少的，再说为什么AMD选择3D缓存，肯定是希望用落后制程来制造，成本什么的最优化吧

作者: ilivy 时间: 2022-11-14 19:15
有啥用，还不是给epyc4干碎

作者: LV3的萝莉控 时间: 2022-11-14 19:19
每核5M又不算特别大，根本没法和3D$比啊，倒不如说Sapphire Rapids的L3$也太抠门了

作者: aibo 时间: 2022-11-14 19:37

LV3的萝莉控发表于 2022-11-14 19:19
每核5M又不算特别大，根本没法和3D$比啊，倒不如说Sapphire Rapids的L3$也太抠门了 ...

相对前任40C/60M
（前前任28C/38.5M）

Sapphire Rapids的56C/105MB已经【大幅】增长了25%了啊

下一代真的挤到64C/320MB，这简直就是大爆发啊

作者: a6057c 时间: 2022-11-14 20:04

Intel的cache问题不仅仅是不够大，还有太慢的问题。。延迟和带宽都是一团糟

作者: ban2ben 时间: 2022-11-14 22:18
这个version定义不是下一代，他就是类似Big cache的分支款，跟花岗岩是差不多的并行，不是完全先后的关系。
这个cache我去年提的时候推上也没几个人聊明白我说的是什么。
当时就知道是5M/C的L3了，算上L2就是7M cache/C。
但是这个L3应该是有一部分挂接近挂在mesh节点上。
其他的也没啥好聊的，不想聊DCG的一切

。

作者: 赫敏 时间: 2022-11-15 02:03
牙膏是着了魔？各种互联，封装，缓存，ASIC轮番上阵

作者: 人撞猪上 时间: 2022-11-15 08:46

kozaya 发表于 2022-11-14 08:40
终于要开始用3D快取 ? (虽然实际上只有2.7倍)
不过64核心 * 5MB = 320 MB三级缓存
效能提升很大

据说Arrow Lake 有30%的IPC提升，zen 5就别想了，估计zen 6都不一定干的过

作者: Neo_Granzon 时间: 2022-11-15 14:19

赫敏发表于 2022-11-15 02:03
牙膏是着了魔？各种互联，封装，缓存，ASIC轮番上阵

很正常，现在提升单核性能的边际收益太低了，必须想办法在核心外做文章。

作者: melancholy05 时间: 2022-11-15 14:25

Neo_Granzon 发表于 2022-11-15 14:19
很正常，现在提升单核性能的边际收益太低了，必须想办法在核心外做文章。 ...

也不能说单核收益低，只是达到某个程度之后就需要更大的cache来匹配充分发挥算力，这就很需要制造工艺和封装工艺来推动了。单die做cache成本过高，所以在过去3D封装工艺还没成熟的时候cache没法做太大。

作者: kozaya 时间: 2022-11-15 14:39

人撞猪上发表于 2022-11-15 08:46
据说Arrow Lake 有30%的IPC提升，zen 5就别想了，估计zen 6都不一定干的过

效能永远不嫌多
来个IPC成长30% 加上3D缓存
真香

作者: Neo_Granzon 时间: 2022-11-15 15:09

melancholy05 发表于 2022-11-15 14:25
也不能说单核收益低，只是达到某个程度之后就需要更大的cache来匹配充分发挥算力，这就很需要制造工艺和 ...

现在这种3D cache的尺寸在过去简直是不敢想像的，从面积效能来看收益也很有限，但这已经是提升单核性能最可取的方式了。要么就是搞新的SIMD指令集。
那时候XBOX one在片上放了32MB esram，结果被PS4直接骑脸。

作者: panzerlied 时间: 2022-11-15 15:16
这一点点缓存还3D

不丢人么，又慢又小

完全没有必要

作者: melancholy05 时间: 2022-11-15 15:20

Neo_Granzon 发表于 2022-11-15 15:09
现在这种3D cache的尺寸在过去简直是不敢想像的，从面积效能来看收益也很有限，但这已经是提升单核性能最 ...

终究还是会细分不同的产品线的，比如看重实时渲染延迟和密集AI计算的话，缓存的需求几乎可以说是无上限，看看58X3D跟12/13代同频下的游戏最低帧对比就知道了，甚至不需要同频也能痛殴13代

作者: chm128256 时间: 2022-11-15 15:27

人撞猪上发表于 2022-11-15 08:46
据说Arrow Lake 有30%的IPC提升，zen 5就别想了，估计zen 6都不一定干的过

频率能提高吗？

欢迎光临 Chiphell - 分享与交流用户体验 (https://www.chiphell.com/)