Chiphell - 分享与交流用户体验

标题: 关于Sapphire Rapids-XCC和MCC，一点看法和一些疑问 [打印本页]
作者: 埃律西昂    时间: 2023-2-20 10:42
标题: 关于Sapphire Rapids-XCC和MCC，一点看法和一些疑问
本帖最后由 埃律西昂 于 2023-2-20 13:15 编辑

对于 https://www.chiphell.com/thread-2494330-1-1.html 的扩展。


首先粗略的看一下Intel在4th Xeon Scalable和Xeon W-x400上的产品线划分：

然后看基于4th Xeon Scalable的芯片结构图：

XCC原生15*4=60核心，2*4=8通道DDR5，16*7=112L PCIe Gen 5。
加速器方面，QAT:DLB:DSA:IAA的比例是2:2:1:1。


MCC原生34核心，2*4=8通道DDR5，16*5=80L PCIe Gen5。
加速器方面，QAT:DLB:DSA:IAA的比例是4:4:4:4。


可以看到XCC的4th Xeon Scalable为了向下兼容MCC系列产品是禁用了2组*16的PCIe/CXL根；而Xeon W-2400砍掉了一半（4通道）的内存支持和1组*16的PCIe/CXL根。
Xeon W-2400的的升级版（应该是Xeon W-2500）在核心数量上有相当的成长空间，可达34核。


另外对于那个*8的DMI/PCIe根，虽然4th Xeon Scalable默认是走8*DMI Gen3，还是保留了类似Xeon W-x400走8*PCIe Gen4的可能的。

这里就诞生了一个问题：
Are 4th Gen Intel® Xeon® Processors Compatible with Intel® W790 Chipset-Based?

Intel官方的回复是："No, the 4th Gen Intel® Xeon® processors will only boot in Intel® C741 PCH-based platforms, they will not boot when used with the Intel® W790 PCH."
但SemiAccurate的Charlie Demerjian称："Not what they said at the briefing."
值得进一步观察。


对于MCC的4th Xeon Scalable，它拥有3组UPI，但上面中间的UPI被称为UPI U1，与其他的不同，还是希望大佬能解释一下区别。


既然XCC的PCIe/CXL扩展支持上限是112L，那5th Xeon Scalable (ERR)有出一些完全开放PCIe/CXL通道的SKU作为卖点的可能么？
作者: cuixiang    时间: 2023-2-20 11:18
64L PCIe Gen5   或者112L PCIe Gen5

中间会添加型号吧？
作者: 点此更新    时间: 2023-2-20 12:02
本帖最后由 点此更新 于 2023-2-20 12:04 编辑

感觉2400就是X299系列的升级版 从48条PCIE提升到了64  P5这些 内存依然4通
而3400给的规格更高
也区分定位

作者: Forever778    时间: 2023-2-20 12:34
这里涉及到了4th Xeon多路CPU互联时PCIE和UPI的冲突问题，substrace上线都不够走。
作者: 埃律西昂    时间: 2023-2-20 12:50
Forever778 发表于 2023-2-20 12:34
这里涉及到了4th Xeon多路CPU互联时PCIE和UPI的冲突问题，substrace上线都不够走。 ...

从结构上看，UPI和PCIe单元是分开的，也存在冲突么？
作者: Forever778    时间: 2023-2-20 12:58
埃律西昂 发表于 2023-2-20 12:50
从结构上看，UPI和PCIe单元是分开的，也存在冲突么？

在多路CPU条件下时候有走线冲突的
作者: chh-carter    时间: 2023-2-20 13:08
3400依然不是完整版60核心，intel也学会老黄那一套了
作者: 埃律西昂    时间: 2023-2-20 13:15
Forever778 发表于 2023-2-20 12:58
在多路CPU条件下时候有走线冲突的

在其他地方问了一下，说是serdes复用？



欢迎光临 Chiphell - 分享与交流用户体验 (https://www.chiphell.com/) Powered by Discuz! X3.5