Chiphell - 分享与交流用户体验

标题: EPYC 9184X 这个U看不懂 16H32T 然后三级缓存有768M [打印本页]

作者: chainofhonor 时间: 2023-6-15 17:25
标题: EPYC 9184X 这个U看不懂 16H32T 然后三级缓存有768M
https://www.amd.com/en/processors/epyc-9004-series

https://www.amd.com/en/products/cpu/amd-epyc-9184x

16H32T 然后三级缓存有768M

这怎么堆的?
难道一个CCD上可以堆不止一层?

如果这个U是真的,那么可以和7950X对比一下超级大三缓的效果
估计intel未来可以借鉴然后考虑要挤多少三缓的牙膏

作者: rx_78gp02a 时间: 2023-6-15 17:27
三级缓存在IO DIE上面

作者: chainofhonor 时间: 2023-6-15 17:40

rx_78gp02a 发表于 2023-6-15 17:27
三级缓存在IO DIE上面

应该不是吧如果是这样那7950X3D就不会是只有一个CCD有额外三缓了

作者: CaTech 时间: 2023-6-15 17:45
8个ccd每个ccd开两个核心呗

作者: rx_78gp02a 时间: 2023-6-15 17:45

chainofhonor 发表于 2023-6-15 17:40
应该不是吧如果是这样那7950X3D就不会是只有一个CCD有额外三缓了

哎呀，看错了。

作者: rx_78gp02a 时间: 2023-6-15 17:48
这个图应该可以说明问题
(, 下载次数: 82)
(, 下载次数: 80)

作者: darkness66201 时间: 2023-6-15 17:53
zen3 zen4这种在核心设计之初已经考虑到了对大三缓的利用了，Intel增加三缓没多大用的，抄不来

作者: yingfores 时间: 2023-6-15 17:55

darkness66201 发表于 2023-6-15 17:53
zen3 zen4这种在核心设计之初已经考虑到了对大三缓的利用了，Intel增加三缓没多大用的，抄不来 ...

你这话让我以为intel要永久沿用10代架构了

作者: zhuifeng88 时间: 2023-6-15 17:56
每个ccd只开1-2个核罢了, 前几代都有类似的产品

作者: mdeu 时间: 2023-6-15 18:03

之前有人发过一个什么ES，差不多1.1G的缓

作者: darkness66201 时间: 2023-6-15 18:08
算了一下，他这个应该是每个ccd上开两个核心，三缓全开就有384M，在每片ccd上再叠32M缓存就是768M三缓，对比96核心的旗舰是减半的3dv cache

作者: chainofhonor 时间: 2023-6-15 18:49

rx_78gp02a 发表于 2023-6-15 17:48
这个图应该可以说明问题

............懂了

这种一个核心一个L3的会不会比一个CCD8核共享L3效率更高?

作者: rx_78gp02a 时间: 2023-6-15 18:58

chainofhonor 发表于 2023-6-15 18:49
............懂了

这种一个核心一个L3的会不会比一个CCD8核共享L3效率更高? ...

我感觉这种割裂的L3在实际使用中效率反而不高，比如一个进程先是在A核心跑，然后切换到F核心，因为L3是割裂的会使数据没有命中反而去访问内存。

作者: Juzi丶 时间: 2023-6-15 21:31

chainofhonor 发表于 2023-6-15 18:49
............懂了

这种一个核心一个L3的会不会比一个CCD8核共享L3效率更高? ...

单核负载最优化

作者: zhao1999250 时间: 2023-6-15 21:41

rx_78gp02a 发表于 2023-6-15 17:27
三级缓存在IO DIE上面

编辑掉。。。

作者: YsHaNg 时间: 2023-6-15 22:09

rx_78gp02a 发表于 2023-6-15 10:58
我感觉这种割裂的L3在实际使用中效率反而不高，比如一个进程先是在A核心跑，然后切换到F核心，因为L3是割 ...

不一定 non-exclusive cache policy会镜像

作者: rSkip 时间: 2023-6-15 22:26
算下来估计是8个CCD，每个开2核，每个CCD 96MB L3，一共768MB

作者: zhuifeng88 时间: 2023-6-15 22:41

YsHaNg 发表于 2023-6-15 22:09
不一定 non-exclusive cache policy会镜像

non-exclusive指的不是不同ccd的l3之间, 而且跨ccd的缓存一致性效率极低

作者: 周喆 时间: 2023-6-15 23:13
7373X

作者: Illidan2004 时间: 2024-5-15 13:39

Juzi丶发表于 2023-6-15 21:31
单核负载最优化

感觉如果作为游戏U，双核游戏香爆哈哈，但是占用多核的话，反而因为这种核心组织方式，核间延迟多了，没那么好使？

作者: 死也要爱钱 时间: 2024-5-15 13:51
epyc全系列的核心配置（有几个CCD/CCX，每个CCD/CCX上开了多少个核心，每个CCD/CCX上有多少缓存）在wiki上有详细列表
https://en.m.wikipedia.org/wiki/Epyc

作者: ujmeo7897 时间: 2024-5-15 14:56
手里有个epyc 7551P,小超一下，CPU-Z(2.09版本)，单核440分，多核19039分

作者: TakanashiRikka 时间: 2024-5-15 15:41
本帖最后由 TakanashiRikka 于 2024-5-15 15:42 编辑

rx_78gp02a 发表于 2023-6-15 18:58
我感觉这种割裂的L3在实际使用中效率反而不高，比如一个进程先是在A核心跑，然后切换到F核心，因为L3是割 ...

要看应用场景的，许多核心共享L3的cpu如果出现各自跑不同的进程导致缓存被反复覆盖的情况性能会大幅下降。一般每代服务器cpu都有这种核心少三缓却特别大的cpu型号，8893v4啥的卖得还不便宜

作者: 459633561 时间: 2024-5-15 20:27

死也要爱钱发表于 2024-5-15 13:51
epyc全系列的核心配置（有几个CCD/CCX，每个CCD/CCX上开了多少个核心，每个CCD/CCX上有多少缓存）在wiki上 ...

9005都列出来了。

欢迎光临 Chiphell - 分享与交流用户体验 (https://www.chiphell.com/)