Chiphell - 分享与交流用户体验

标题: 认真讨论，A17Pro的大核到底是什么水平 [打印本页]

作者: __|__ 时间: 2023-9-21 19:47
标题: 认真讨论，A17Pro的大核到底是什么水平
AppleBench 6中A17Pro的大核比137K默认的单核跑分都强了，这这不能（惊恐
JKW给出的Spec 2017测试成绩，3.78GHz的A17Pro无论是整数还是浮点性能都优于定频4.0GHz的RPL和Zen4核心

一个功耗4W不到的核心究竟是怎么做到暴打几十W功耗的桌面端处理器大核的？还是说我对跑分软件的分数理解出错不能跨平台比较？

作者: 魂魄 时间: 2023-9-21 19:55
本帖最后由魂魄于 2023-9-21 20:21 编辑

苹果是精简版版本台式X86版本有其他计算加速和累赘的东西比如说包含兼容32位软件设计和AVX2和AVX512指令集等

而且一个设计结构框架用十年主要是苹果有钱更换周期比英特尔要快一半不过也快到头了制程制约开始了苹果只是在透支未来开发程度英特尔还有再发力空间

作者: BallanceHZ 时间: 2023-9-21 19:57
你现在拿个5W的zen4打30W的skylake不还是玩一样？有啥稀奇的

作者: sthuasheng 时间: 2023-9-21 20:02
本帖最后由 sthuasheng 于 2023-9-21 20:03 编辑

3nm打7nm和10nm，不是挺正常吗？而且a17pro跑满的时候也要接近10w啊

作者: __|__ 时间: 2023-9-21 20:04
本帖最后由 __|__ 于 2023-9-21 20:06 编辑

BallanceHZ 发表于 2023-9-21 19:57
你现在拿个5W的zen4打30W的skylake不还是玩一样？有啥稀奇的

实测8250U在3.4GHz@7-8W的情况下R23单核得分是911，我不知道Zen4在5W功耗限制下能跑多少分？

作者: __|__ 时间: 2023-9-21 20:05
本帖最后由 __|__ 于 2023-9-21 20:06 编辑

sthuasheng 发表于 2023-9-21 20:02
3nm打7nm和10nm，不是挺正常吗？而且a17pro跑满的时候也要接近10w啊

我寻思着制程也不影响IPC吧……而且A17Pro的一个大核跑满就是4W左右啊，桌面的RPL和Zen4那一个大核火力全开怎么也压不到4W啊

作者: kiteee 时间: 2023-9-21 20:13

BallanceHZ 发表于 2023-9-21 19:57
你现在拿个5W的zen4打30W的skylake不还是玩一样？有啥稀奇的

5w的zen4这么猛，能不能来一张和30w的skylake的实物比较图呢

作者: melancholy05 时间: 2023-9-21 20:15
GEEKBENCH才用到多少指令集啊，甚至无法反映日常使用的感受

作者: darkness66201 时间: 2023-9-21 20:19

__|__ 发表于 2023-9-21 20:05
我寻思着制程也不影响IPC吧……而且A17Pro的一个大核跑满就是4W左右啊，桌面的RPL和Zen4那一个大核火力全 ...

制程是影响IPC的，不然英特尔至于用那么多年SKL么，IPC本身就是靠晶体管数量堆上去，频率靠晶体管性能，而晶体管数量恰恰又是高度依赖制程......所以这就是为什么5nm能做zen4，14nm只能做zen1。

作者: __|__ 时间: 2023-9-21 20:39

darkness66201 发表于 2023-9-21 20:19
制程是影响IPC的，不然英特尔至于用那么多年SKL么，IPC本身就是靠晶体管数量堆上去，频率靠晶体管性能， ...

从这个角度来说制程是影响IPC的（不同制程的IPC上限潜力不同）。我的意思是说就算RPL用TSMC N3重新流片，其IPC应该是不会变化的吧。而且A17Pro所使用的3nm工艺比Zen4的5nm要先进这么多吗？4W功耗打爆几十W的Zen4和RPL，这实在是让人很难理解

作者: __|__ 时间: 2023-9-21 20:41

melancholy05 发表于 2023-9-21 20:15
GEEKBENCH才用到多少指令集啊，甚至无法反映日常使用的感受

所以叫他AppleBench
但是Spec2017中A17Pro的大核表现也是相当猛啊，3.78GHz性能就超过4GHz的RPL了

作者: kupanda2021 时间: 2023-9-21 20:42

__|__ 发表于 2023-9-21 20:39
从这个角度来说制程是影响IPC的（不同制程的IPC上限潜力不同）。我的意思是说就算RPL用TSMC N3重新流片， ...

dennard scaling 失效了

作者: __|__ 时间: 2023-9-21 20:45

魂魄发表于 2023-9-21 19:55
苹果是精简版版本台式X86版本有其他计算加速和累赘的东西比如说包含兼容32位软件设计和AVX2和AVX51 ...

X86的历史包袱拖IPC后退是真，但是AVX2、AVX512是能提高浮点性能的指令集啊…英特尔的制程就是不如TSMC先进，这倒也不用洗

作者: koney 时间: 2023-9-21 20:45

__|__ 发表于 2023-9-21 20:05
我寻思着制程也不影响IPC吧……而且A17Pro的一个大核跑满就是4W左右啊，桌面的RPL和Zen4那一个大核火力全 ...

x86是外围功耗高，把外围精简到和苹果一样，苹果的优势就很小了
https://zhuanlan.zhihu.com/p/574105237
参考这个， zen4@4.6g，单核心功耗只需要3.9w

作者: __|__ 时间: 2023-9-21 20:57
本帖最后由 __|__ 于 2023-9-21 20:59 编辑

koney 发表于 2023-9-21 20:45
x86是外围功耗高，把外围精简到和苹果一样，苹果的优势就很小了
https://zhuanlan.zhihu.com/p/574105237 ...

3.9W这应该是跑全核的计算单元功耗再平均得到的功耗，要是这么算137K跑到200W平均一个核也就12.5W（忽略大小核心的差异粗略计算），好像也不是很多（逃

功耗其实倒还是其次，主要是苹果的IPC是真的强，这只是个手机上的移动处理器，整个SoC的面积估计都没英特尔一个大核大吧

作者: koney 时间: 2023-9-21 21:00

__|__ 发表于 2023-9-21 20:57
3.9W这应该是跑全核的计算单元功耗再平均得到的功耗，要是这么算137K跑到200W平均一个核也就12.5W（忽略 ...

这个是spec 2017单核的功耗，不是全核平均

作者: darkness66201 时间: 2023-9-21 21:07

__|__ 发表于 2023-9-21 20:39
从这个角度来说制程是影响IPC的（不同制程的IPC上限潜力不同）。我的意思是说就算RPL用TSMC N3重新流片， ...

爆RPL是必然的，毕竟制程差了两个节点了，虽然A17更像是5nm++，爆zen4倒是没有，毕竟年初苏妈才说过7840u干翻了同样是5nm的M2。

这里有几个原因
1，是为了冲高频，性能和功耗非线性增长，就是说100W的cpu可能还没10W的两倍，但是为了榨取更多的性能，不惜代价。
2，更新的制程本身功耗更低，也就是说本身同样设计的芯片在不同制程下功耗不同。
3，更新的制程可以支持更多的晶体管，从而达到更高的性能，进一步碾压旧制程。
4，本身同样制程下，也可以用更多的晶体管，换更低的功耗和更高的性能。

所以A17确实是很强，但硬说A17好厉害，几W就干了几十W的桌面CPU，那这个事情其实并不能这么去理解.......通常还是要相同功率相同制程来对比，新制程就是会碾压旧制程，另一方面还要相同功率，或者干脆画个能耗比曲线，这样才有对比意义。

作者: 幻瓅月 时间: 2023-9-21 21:12
有时候ipc就像280X同频打GTX970一样没意义

作者: ppipip110 时间: 2023-9-21 21:12
提示: 作者被禁止或删除内容自动屏蔽

作者: ccchoco 时间: 2023-9-21 21:13
核心小所以线路短所以省电

要是把这种密度放到台式上,不可估量

作者: macqiqi 时间: 2023-9-21 21:13
水果的IPC一直比桌面高没啥问题啊，不差钱是能用新工艺怼规模换IPC换能效，但同样频率也被规模拖累根本上不去，最终单核性能打不过同代桌面处理器啊

作者: ppipip110 时间: 2023-9-21 21:22
提示: 作者被禁止或删除内容自动屏蔽

作者: penryn 时间: 2023-9-21 21:26
同样n5工艺，m2m的ipc比zen4高了50%左右，这不就是设计水平差距么

作者: Wilder 时间: 2023-9-21 21:28

__|__ 发表于 2023-9-21 20:39
从这个角度来说制程是影响IPC的（不同制程的IPC上限潜力不同）。我的意思是说就算RPL用TSMC N3重新流片， ...

不难理解啊，虽然都叫大核，但是每个核的晶体管数是受制程影响的，先进制程能堆的晶体管就是多

作者: 胡CHH 时间: 2023-9-21 21:51
在这种成熟领域不会真有人相信遥遥领先这种事吧

作者: 周喆 时间: 2023-9-21 22:09
i3水平？

(, 下载次数: 48)

作者: BetaHT 时间: 2023-9-21 22:18
不可能的，求数据出处看看。

作者: 赫敏 时间: 2023-9-21 22:19
本帖最后由赫敏于 2023-9-21 09:24 编辑

有没有可能，单核zen4功耗也只有几瓦

x86最大瓶颈在解码上，4宽度解码器在x86上已经卡了很多年了。苹果大核的宽度比x86宽很多尤其是前端（8解码），所以IPC比x86高很多

作者: af_x_if 时间: 2023-9-21 22:36

赫敏发表于 2023-9-21 22:19
有没有可能，单核zen4功耗也只有几瓦

x86最大瓶颈在解码上，4宽度解码器在x86上已经卡了很多年了。苹果大 ...

在有微码缓存情况下，解码宽度不是太要紧，从K10到Zen4都是四解码，IPC翻了倍还有多，X3还10解码呢，比6解码的X2，IPC提高堂堂15%。

作者: __|__ 时间: 2023-9-21 22:50

darkness66201 发表于 2023-9-21 21:07
爆RPL是必然的，毕竟制程差了两个节点了，虽然A17更像是5nm++，爆zen4倒是没有，毕竟年初苏妈才说过7840u ...

不过在Spec2017中Zen4的浮点IPC还是不如RPL的，整数是比RPL略好，如果不看能耗比的话RPL还是很强的，毕竟综合下来还是目前最高IPC的桌面核心。

所以说苹果的一个大核的晶体管数量和RPL、Zen4比怎么样呢

作者: __|__ 时间: 2023-9-21 22:57

赫敏发表于 2023-9-21 22:19
有没有可能，单核zen4功耗也只有几瓦

x86最大瓶颈在解码上，4宽度解码器在x86上已经卡了很多年了。苹果大 ...

单核跑Zen4也得~20W吧，这里指的是跑到默认的最高单核频率。当然限制到苹果的3.78G几W可能确实可以

作者: __|__ 时间: 2023-9-21 22:59

ppipip110 发表于 2023-9-21 21:22
提升ipc好说啊，加缓存，加宽队列，但是都要新增晶体管

台积电3nm比intel的10nm多了几乎3倍的密度，intel ...

TSMC的3nm比Intel 7密度高三倍…那…我觉得英特尔的CPU设计还挺强的，顶着这么落后的制程IPC还能做到桌面端浮点最强

作者: 赫敏 时间: 2023-9-21 23:23

af_x_if 发表于 2023-9-21 09:36
在有微码缓存情况下，解码宽度不是太要紧，从K10到Zen4都是四解码，IPC翻了倍还有多，X3还10解码呢，比6 ...

具体瓶颈当然每个时代节点都不一样的。但过往以及长期趋势来看x86架构解码难增加宽度是一痛点。缓存只能缓解问题不能根本解决，缓存解决一切问题那我们是不是用DDR1就够了要啥DDR5呢

X3增加到10解码恰恰说明arm在解码这一环没有瓶颈，想加很容易加。只是目前解码很够了所以不会线性提升，x86只能万年卡在4解码

作者: liyichao97 时间: 2023-9-21 23:24
本帖最后由 liyichao97 于 2023-9-21 23:27 编辑

苹果spec06整数大概每ghz 23-24分，golden cove和zen4基本都是每ghz 17分多点，IPC领先是很多
但是也要看到同频比较肯定是不公平的：英特尔那边不说，因为制程确实差太多；苹果和amd这边比，m2的单核满载跑3.5g左右吧好像，zen4同功耗（只论核心功耗不论外围）能跑上4.5g，所以实际同功耗单核差距就大大拉近，毕竟架构更复杂肯定是有代价的
最后，这个比较也不是同代比较，raptor lake和zen4都一年了，马上下一代都出了，IPC显然又能拉近

作者: liyichao97 时间: 2023-9-21 23:26

__|__ 发表于 2023-9-21 22:57
单核跑Zen4也得~20W吧，这里指的是跑到默认的最高单核频率。当然限制到苹果的3.78G几W可能确实可以 ...

远远没有，4.5g左右的zen4的内核功耗就个位数，然后大概这个频率就是一个坎，再往上拉的话功耗才开始失控
当然这个只是内核功耗，a和i跟苹果的功耗控制上的差距主要还是一个外围功耗，一个是没有苹果小核那样真正为能效优化的设计（小核才是核心科技啊，intel是，苹果也是）

作者: 赫敏 时间: 2023-9-21 23:27
本帖最后由赫敏于 2023-9-21 10:29 编辑

__|__ 发表于 2023-9-21 09:50
不过在Spec2017中Zen4的浮点IPC还是不如RPL的，整数是比RPL略好，如果不看能耗比的话RPL还是很强的，毕竟 ...

zen4的寄存器数量和乱序缓存比老头湖火箭湖都小不少。甚至乱序部分zen3刚刚和intel的小核持平，zen4只是大了一点。其实zen2就跟intel的小核差不多，zen3/4也没有相对zen2翻倍。牙膏用这么落后的工艺做出x86最大核心还是有点东西的，当然再大也没有苹果大就是了，各种寄存器L1感觉都不要钱一样
https://chipsandcheese.com/2022/ ... d-execution-engine/
而且amd有几个指令没有intel吃的透，执行起来延迟要高

作者: foxsheep 时间: 2023-9-21 23:36
意外地发现anandtech上没有zen4单核功耗的测试结果……zen3的勉强参考下吧，6W，3.7G (, 下载次数: 25)

作者: penryn 时间: 2023-9-22 00:40

liyichao97 发表于 2023-9-21 23:24
苹果spec06整数大概每ghz 23-24分，golden cove和zen4基本都是每ghz 17分多点，IPC领先是很多
但是也要看到 ...

只看核心功耗也不对，因为vrm供电功耗也是随着频率走的，频率高了这部分功耗也上去了

作者: ioko 时间: 2023-9-22 00:50

penryn 发表于 2023-9-21 21:26
同样n5工艺，m2m的ipc比zen4高了50%左右，这不就是设计水平差距么

你有没有算过双方各消耗了多少晶体管达成的这种差距，上面有人说了，位宽，队列都可以提高ipc，但也消耗晶体管。问题是不能简单类比的，得综合考虑差距和因素。

作者: penryn 时间: 2023-9-22 01:26

ioko 发表于 2023-9-22 00:50
你有没有算过双方各消耗了多少晶体管达成的这种差距，上面有人说了，位宽，队列都可以提高ipc，但也消耗 ...

消耗晶体管并不重要，重要的是最后实现的面积，然而频率高了密度就得大降，所以m2大核的面积比zen4还小一些。

所以能做高ipc当然是高ipc好，面积小、频率低、功耗低，各方面都很完美，唯一的问题就是难做呗

作者: ioko 时间: 2023-9-22 01:44

penryn 发表于 2023-9-22 01:26
消耗晶体管并不重要，重要的是最后实现的面积，然而频率高了密度就得大降，所以m2大核的面积比zen4还小一 ...

然后价格也贵，商品需要高溢价支撑持续创新。

作者: 一日 时间: 2023-9-22 04:34

melancholy05 发表于 2023-9-21 04:15
GEEKBENCH才用到多少指令集啊，甚至无法反映日常使用的感受

geekbench不测的指令集，你也基本用不到。

作者: 赫敏 时间: 2023-9-22 04:55

ioko 发表于 2023-9-21 11:50
你有没有算过双方各消耗了多少晶体管达成的这种差距，上面有人说了，位宽，队列都可以提高ipc，但也消耗 ...

晶体管数量没有意义。你可以选择优化频率降低晶体管密度，也可以选择优化IPC和密度。两种选择可能最后达到同样的性能同样的面积同样的成本，但晶体管数量第二个更多但你能说第二种选择更差吗？

作者: 赫敏 时间: 2023-9-22 04:56

penryn 发表于 2023-9-21 12:26
消耗晶体管并不重要，重要的是最后实现的面积，然而频率高了密度就得大降，所以m2大核的面积比zen4还小一 ...

m2大核还是跟zen4c比好些，zen4有预留X3D的小孔占了些面积

作者: privater 时间: 2023-9-22 05:55
看到有人认认真真讨论 A17 和台式机 CPU 比性能，Apple 就已经赢了。

5 年前谁敢拿 Arm 和 x86 这么比是要贻笑大方的

Intel / AMD/ Apple 都把牙膏踩爆，总的来说是消费者赢了。

作者: 1dayPianist 时间: 2023-9-22 06:07
苹果舍得下本呐。

面积大，高IPC，换低频率，缺点是成本高。

Zen4 这种8大核的CPU，晶体管数还不如苹果（2大4小）的手机处理器多...

作者: saiyaman5 时间: 2023-9-22 08:42
同一生态下比较才准确，不然就是星矢VS乔峰VS路飞

作者: Ray.D 时间: 2023-9-22 08:57
一直认为，不同架构，不同系统，无可比性，特别是只比较运算性能或者跑分啥的，如果要真的比较的话，让A17Pro去装一个win11，对比几款软件，----哪怕虚拟机装也可以，
所以，这种跑分比较毫无意义---个人观点，不喜勿喷。

作者: yzweixy1029 时间: 2023-9-22 10:15

__|__ 发表于 2023-9-21 20:04
实测8250U在3.4GHz@7-8W的情况下R23单核得分是911，我不知道Zen4在5W功耗限制下能跑多少分？ ...

7945HX限制60W跑R23全核心30000分，算下来一个核心用3.75W能跑1875分，再去掉超线程的buff，差不多一个核心3W能有1400-1500分。非杠，仅参考。。

作者: 赫敏 时间: 2023-9-22 10:18

Ray.D 发表于 2023-9-21 19:57
一直认为，不同架构，不同系统，无可比性，特别是只比较运算性能或者跑分啥的，如果要真的比较的话，让A17P ...

以前百家争鸣时代，企业级可以选power，sparc，x86甚至安腾。那时候厂家宣传自己性能的时候都毫不避讳直接拉标准测试跑分比较。哪里像现在一会这个没有可比性那个没有可比性的矫情

作者: Ownab 时间: 2023-9-22 10:38

ioko 发表于 2023-9-22 00:50
你有没有算过双方各消耗了多少晶体管达成的这种差距，上面有人说了，位宽，队列都可以提高ipc，但也消耗 ...

晶体管数量对消费者不是显性成本, 消费者只考虑购买价格

作者: __|__ 时间: 2023-9-22 11:40

liyichao97 发表于 2023-9-21 23:26
远远没有，4.5g左右的zen4的内核功耗就个位数，然后大概这个频率就是一个坎，再往上拉的话功耗才开始失控 ...

统一回复一下，我说的单核20W是说按照7950X默认的单核Boost频率（5.7G），限制到甜点频率当然是功耗很低了

作者: __|__ 时间: 2023-9-22 11:41

yzweixy1029 发表于 2023-9-22 10:15
7945HX限制60W跑R23全核心30000分，算下来一个核心用3.75W能跑1875分，再去掉超线程的buff，差不多一个核 ...

大规模跑低频能效确实强，137K跑31000得190W左右的IA功耗（求稳，没降压那么多）

作者: __|__ 时间: 2023-9-22 11:45

privater 发表于 2023-9-22 05:55
看到有人认认真真讨论 A17 和台式机 CPU 比性能，Apple 就已经赢了。

5 年前谁敢拿 Arm 和 x86 这么比是要 ...

主要是SPEC 2017测出来Apple的大核IPC确实已经拉爆RPL，大为震撼。直观上说手机SoC那一点点面积能比桌面端IPC强，一开始我也很难相信（

作者: zzcghost 时间: 2023-9-22 11:46
过两年能跑3.78GHz吗？打个补丁个你降频降性能

作者: darkness66201 时间: 2023-9-22 11:49
本帖最后由 darkness66201 于 2023-9-22 11:51 编辑

penryn 发表于 2023-9-22 01:26
消耗晶体管并不重要，重要的是最后实现的面积，然而频率高了密度就得大降，所以m2大核的面积比zen4还小一 ...

反了，能拉频率绝对不做IPC，原因有几个：
一个是频率可以大幅度上涨，至少在P4遭遇频率墙之前都这样，快速上涨的频率本身就能提供大量性能收益，这收益远不是IPC能媲美的，这也是P4高频率战略的来源，可惜遭遇了频率墙，反过来如果在P2的时代提出P4可能就是绝对正确的选择了，但是即使是P4过了20年的今天，能拉频率还是选择拉频率，RPL和zen4就是典型例子。而在遭遇频率墙之后，也只能往IPC和多核上靠，而相比起频率和多核能够提供的性能，IPC一直处于辅助地位，提供不了大幅度的性能提升。
二是IPC对于不同应用收益参差不齐，典型的比如X3D，如果把它看作单独一个架构的话，就会发现，IPC提升了2~3%，这已经是A17相比A16的提升幅度了，在消耗了大量晶体管的同时大幅度的加速了某些缓存依赖应用，但是对于大部分应用来说收益有限且削减了频率收益，导致普适性不好，这个也是什么AMD做了三种缓存大小不同的芯片（如果都看作单独架构的话）。
当然了，拉频率相应的代价就是快速上涨的功耗了，所以这也是为什么对于功耗没那么敏感的桌面考虑使用高频率，而移动端只能往ipc上靠拢的原因，但是这并不意味着移动端不想拉频率，只是迫不得已。

作者: liyichao97 时间: 2023-9-22 11:58

__|__ 发表于 2023-9-22 11:40
统一回复一下，我说的单核20W是说按照7950X默认的单核Boost频率（5.7G），限制到甜点频率当然是功耗很低 ...

哦不好意思这个表述没看清楚
顺便也阐述一下我的观点：还是ipc和频率都是设计的一部分，不能脱离频率、只比较ipc跟面积来看设计水平
比如zen4c和zen4同ipc，但是4c面积小了40%，同时频率缩回3.5g
又比如前段时间龙芯那个样品，12nm工艺都做出了spec06整数将近17分/g，但是它频率就只能2.5g；那当年skylake时代的ipc肯定远不如这个，但因为频率问题龙芯还是打不过14nm的老i3 10100f，那显然不能说龙芯设计水平高过intel对吧
所以说设计水平是面积、性能、功耗三者的平衡，而性能部分是ipc乘频率，绝对不能单看一个

作者: __|__ 时间: 2023-9-22 12:04

liyichao97 发表于 2023-9-21 23:26
远远没有，4.5g左右的zen4的内核功耗就个位数，然后大概这个频率就是一个坎，再往上拉的话功耗才开始失控 ...

说起外围功耗，自用的8代低压U笔记本息屏待机整机功耗1W不到，就这一点移动使用体验就打爆了新平台（轻薄本有几W的Uncore你敢信？），我甚至觉得它在息屏待机这方面能跟MacBook掰掰手腕

作者: __|__ 时间: 2023-9-22 12:07

darkness66201 发表于 2023-9-22 11:49
反了，能拉频率绝对不做IPC，原因有几个：
一个是频率可以大幅度上涨，至少在P4遭遇频率墙之前都这样，快 ...

用着5.3G的137K，有一说一我现在更想要高IPC+相对甜点频率的处理器，暴力拉频率是邪路（确信

作者: kuram 时间: 2023-9-22 12:07
但凡多几年知识都不敢说这样的话

他的测试是一种简化测试

你可以问问他们用这个芯片和INTEL137 139渲染谁快？

ARM架构改的优势是一些图片什么的从能耗比来看制程才是最大优势。

作者: kuram 时间: 2023-9-22 12:09
但凡多几年知识都不敢说这样的话

他的测试是一种简化测试

你可以问问他们用这个芯片和INTEL137 139渲染谁快？

ARM架构改的优势是一些图片什么的从能耗比来看制程才是最大优势。

或者这样说有的架构就是要发挥到高频率有的架构就是设计就在低功耗

作者: penryn 时间: 2023-9-22 12:10

darkness66201 发表于 2023-9-22 11:49
反了，能拉频率绝对不做IPC，原因有几个：
一个是频率可以大幅度上涨，至少在P4遭遇频率墙之前都这样，快 ...

从来没这一说，当年netburst被core取代就是因为前者ipc太低，类似的事情出现在推土机到zen的换代上。不是“能拉频率不做ipc”，而是“ipc提不上去只能拉频率”。拉频率简单，提ipc困难，而达到相同性能当然是高ipc有着全方位优势

作者: liyichao97 时间: 2023-9-22 12:11

__|__ 发表于 2023-9-22 12:04
说起外围功耗，自用的8代低压U笔记本息屏待机整机功耗1W不到，就这一点移动使用体验就打爆了新平台（轻薄 ...

我是11800h受害者，不插电待机cpu 5w，放腿上烫腿…
反正确实是离谱，这个问题我觉得windows、intel、笔记本厂应该没有一个是无辜的

作者: __|__ 时间: 2023-9-22 12:16

kuram 发表于 2023-9-22 12:07
但凡多几年知识都不敢说这样的话

他的测试是一种简化测试

首先在讨论单核性能而不是全核性能；其次主要是在讨论IPC，进而讨论各家的核心设计水平；最后SPEC也可以算是衡量CPU性能的业界标准了，你如果觉得它不可信那你可以拿出自己的测试标准来

作者: __|__ 时间: 2023-9-22 12:19

liyichao97 发表于 2023-9-22 12:11
我是11800h受害者，不插电待机cpu 5w，放腿上烫腿…
反正确实是离谱，这个问题我觉得windows、intel、笔 ...

我这台，不插电空调房待机冰凉哈哈

说起来这还挺明显的，商场柜台上的展示机，ai两家的轻薄本一摸都是温热的，苹果M1M2的MBA一摸都是冰凉的

作者: penryn 时间: 2023-9-22 12:21

kuram 发表于 2023-9-22 12:09
但凡多几年知识都不敢说这样的话

他的测试是一种简化测试

spec 2017是简化测试？至于渲染，m2m单核cb 2024跑131分，139k论坛里成绩一堆自己看

作者: thojinwang 时间: 2023-9-22 12:22

__|__ 发表于 2023-9-22 11:41
大规模跑低频能效确实强，137K跑31000得190W左右的IA功耗（求稳，没降压那么多） ...

我试了下跑R23 7900单核5.5G功耗只有9w多全核5.1G的分数29000分核心功耗100w左右

作者: wan13799433 时间: 2023-9-22 12:24

__|__ 发表于 2023-9-21 22:59
TSMC的3nm比Intel 7密度高三倍…那…我觉得英特尔的CPU设计还挺强的，顶着这么落后的制程IPC还能做到桌面 ...

所以我想如果阴特儿用台积电，搞不好就和dogi黄的50系对7系一样碾压啊

作者: darkness66201 时间: 2023-9-22 12:35

penryn 发表于 2023-9-22 12:10
从来没这一说，当年netburst被core取代就是因为前者ipc太低，类似的事情出现在推土机到zen的换代上。不是 ...

那是在遭遇频率墙之后的事情了，只能被迫拉IPC出来看看能不能再榨出点油水，同时也只能拿出多核来增强并行处理能力。而在这之前频率的上涨可是提供了最大的性能来源，当年进步有多快，99年出的还是500M的，00年就突破1G，01年突破2G，什么IPC，什么多核？一年性能就翻倍，实打实的性能，这也是P4战略来源，要知道P4的IPC是不如P3的，英特尔也不傻，使得AMD被迫把等效频率拉出来，不还是因为当时就是只看频率。至于IPC，从推土机到今天的zen4，10年了迭代了4个工艺节点，勉勉强强也就翻了个倍，还要加上多核来帮助性能提升。然而即使是到了今天，从zen1到zen4，频率对于性能的提升依旧占了接近一半（4G→5.7G），另一半是IPC，对于苹果来说同样如此，从A9到A17性能翻了四倍，其中的一半都是由频率带来的（1.8G→3.77G），另一半才是IPC。你只看到了所谓的更换架构能提升IPC，却忽略了在整个CPU发展的历史上频率占着多重要的地位。

作者: penryn 时间: 2023-9-22 12:47

darkness66201 发表于 2023-9-22 12:35
那是在遭遇频率墙之后的事情了，只能被迫拉IPC出来看看能不能再榨出点油水，同时也只能拿出多核来增强并 ...

你这说的不就是频率好提，ipc难提么，这和“达到相同性能时ipc越高越好”完全不矛盾。p4 vs core，推土机 vs zen，今天的苹果 vs x86都是如此，同样性能下高ipc架构占尽优势

作者: macqiqi 时间: 2023-9-22 12:51

penryn 发表于 2023-9-22 12:10
从来没这一说，当年netburst被core取代就是因为前者ipc太低，类似的事情出现在推土机到zen的换代上。不是 ...

拉频率真要是那么简单苹果就不会在供电散热严重溢出而性能严重不足的MacPro上一点频率都不拉了

作者: penryn 时间: 2023-9-22 12:56

macqiqi 发表于 2023-9-22 12:51
拉频率真要是那么简单苹果就不会在供电散热严重溢出而性能严重不足的MacPro上一点频率都不拉了 ...

那是苹果自己的策略罢了。当初a13的时候就有人说苹果架构拉不上去，结果现在a17都3.78了

作者: gooong 时间: 2023-9-22 13:30

kuram 发表于 2023-9-22 12:07
但凡多几年知识都不敢说这样的话

他的测试是一种简化测试

m1pro m1max已经出来快两年了,这两八大两小的处理器能不能干X86还用得着讨论吗？这两玩意出来的时候单核多核是全面领先Intel的，现在这两年Apple进步慢了才让Intel能跟A/M系列比单核

作者: darkness66201 时间: 2023-9-22 16:04

penryn 发表于 2023-9-22 12:47
你这说的不就是频率好提，ipc难提么，这和“达到相同性能时ipc越高越好”完全不矛盾。p4 vs core，推土机 ...

没人说ipc好提升，而恰恰正是因为IPC难提升，所以IPC才是性能提升的非主要手段，包括到了今天也是核心数最重要，ipc和频率各占一半。所以在设计核心的时候，也是以频率为先，IPC为次，先保证频率，IPC只能当副产品。所谓的达到相同性能时本身就是伪命题，因为优先IPC设计出来的往往得到的东西并能保证频率。
不能只看到更换架构所带来的提升而看不到更换架构所付出的代价，你所对比的全是非同一时代的产品。如果同一时期，如K8 VS P4，ZEN2 VS SKL，或者M2 VS 7040U，你会发现优先频率性能并不差，甚至优先频率性能更胜一筹，更何况这里的对手也是先保证频率而非IPC（对比自身上一代频率依然有长足进步）。实际上，你到今天没看到一个只有几十几百M的超超超超高IPC核心，各家架构基本都是顶着频率墙设计就是最好的证据。

作者: kuram 时间: 2023-9-22 17:07

gooong 发表于 2023-9-22 13:30
m1pro m1max已经出来快两年了,这两八大两小的处理器能不能干X86还用得着讨论吗？这两玩意出来的时候单核 ...

你继续提升啊

做任何事情都要考虑经济性讲究市场成本性能的结合

苹果有高溢价市场愿意做别的真的做不到？而是做出来没有高溢价的市场而已

作者: af_x_if 时间: 2023-9-22 18:07

赫敏发表于 2023-9-21 23:23
具体瓶颈当然每个时代节点都不一样的。但过往以及长期趋势来看x86架构解码难增加宽度是一痛点。缓存只能 ...

和处理的数据量比起来，现代程序的指令本身真的不长，因为基本上在跑循环。

如果解码器真的很难堆，那英特尔的小核可是6解码器。

作者: penryn 时间: 2023-9-22 18:29

darkness66201 发表于 2023-9-22 16:04
没人说ipc好提升，而恰恰正是因为IPC难提升，所以IPC才是性能提升的非主要手段，包括到了今天也是核心数 ...

更换高ipc架构不需要付出什么代价，只会得到大量收益，问题是高ipc架构太难做了而已。说白了就是路难走只能走简单的，这时候有能力走困难路线的当然就优势巨大了

作者: penryn 时间: 2023-9-22 18:30

kuram 发表于 2023-9-22 17:07
你继续提升啊

做任何事情都要考虑经济性讲究市场成本性能的结合

一开始m1max的峰值单核性能比129k还差15%左右，现在m2max就和139k基本相当，m3max无意外会比149k快一些了

作者: liyichao97 时间: 2023-9-22 20:29

penryn 发表于 2023-9-22 18:30
一开始m1max的峰值单核性能比129k还差15%左右，现在m2max就和139k基本相当，m3max无意外会比149k快一些了 ...

m2系列和13900k比差距还是明显的，gb5 gb6 spec cbr23都是
cb2024算是特例了，它arm版的simd优化比x86要好（当然这个也一部分要怪x86的指令集支持混乱呗）

作者: penryn 时间: 2023-9-22 20:51

liyichao97 发表于 2023-9-22 20:29
m2系列和13900k比差距还是明显的，gb5 gb6 spec cbr23都是
cb2024算是特例了，它arm版的simd优化比x86要 ...

m2m gb5 2090，gb6 2850，spec 17跑11分，2024是131
139k gb5 2300，gb6 3000，spec 17 11.5分，2024 141

这不是很一致吗？而且cb2024哪来的“arm版simd优化比x86好”？

作者: liyichao97 时间: 2023-9-22 21:15
cb2024 13900k默频真跑不到141吧…取决于内存，一般都是130多一点吧
13900k默频gb6能3100，然后m2max spec17int它也跑不到11吧…特别是浮点差距还比整数更大
总之从我浏览过的数据给我的印象是cb2024的苹果跟顶级x86之间的单核差距明显缩小了，甚至m2max已经是超过了7950x（跑spec17是绝对不可能比7950x高的）

不过我要承认simd这个事情只是我的推测，因为之前看reddit上有人说这版的cb会把neon的支持做好（之前r23对avx和neon的利用都很烂），但我不是专业人员无法验证这个说法，其实也有可能只是之前对arm的simd支持差而现在正常了
或者不是说cb2024不止吃cpu还吃内存了嘛，那m2max的内存带宽也许也会发挥很多作用

作者: __|__ 时间: 2023-9-22 21:52

af_x_if 发表于 2023-9-22 18:07
和处理的数据量比起来，现代程序的指令本身真的不长，因为基本上在跑循环。

如果解码器真的很难堆，那英 ...

那RPL大核是几解码器的呢？

作者: 赫敏 时间: 2023-9-22 22:12

af_x_if 发表于 2023-9-22 05:07
和处理的数据量比起来，现代程序的指令本身真的不长，因为基本上在跑循环。

如果解码器真的很难堆，那英 ...

不是所有程序都要处理多少多少的数据。正因为都是循环才让这些指令并行的优化有用武之地啊，不然都是jump天一句地一句的变标量处理器了

小核2*3不能等效成6，有的时候只能等效3，6真的好做就不会拿两个3来凑了

作者: penryn 时间: 2023-9-22 22:27

liyichao97 发表于 2023-9-22 21:15
cb2024 13900k默频真跑不到141吧…取决于内存，一般都是130多一点吧
13900k默频gb6能3100，然后m2max spec1 ...

m2max的spec 17就是11分，11分和2024的131是一个人跑的。所以从gb5到cb2024，最后得到的结论基本一致

作者: qiaoqian1988 时间: 2023-9-22 22:35
提示: 作者被禁止或删除内容自动屏蔽

作者: yehaku 时间: 2023-9-22 22:38
低电压低漏电率。多核心晶体管。这样吧每瓦特算力推到了极限。
还有架构 ARM也比X86省电。

作者: af_x_if 时间: 2023-9-23 10:11

赫敏发表于 2023-9-22 22:12
不是所有程序都要处理多少多少的数据。正因为都是循环才让这些指令并行的优化有用武之地啊，不然都是jump ...

因为主要在跑循环，都不需要重复解码嘛，微码里循环起来了。
就目前代码来看，对于有微码缓存的处理器比如现在的x86和arm，我认为解码能力有微码到执行的发射数的一半就足够了。

作者: dioluve 时间: 2023-9-23 10:17
指令集不一样的

作者: gooong 时间: 2023-9-23 10:29

kuram 发表于 2023-9-22 17:07
你继续提升啊

做任何事情都要考虑经济性讲究市场成本性能的结合

不提升了，因为。做任何事情都要考虑经济性，讲究市场成本性能的结合。，大英做的决定就是最符合需求的，对吧14代牙膏

作者: af_x_if 时间: 2023-9-23 10:57

dioluve 发表于 2023-9-23 10:17
指令集不一样的

不是字面意思的ipc，是spec cpu这种编译后的同频性能

作者: kuram 时间: 2023-9-27 16:26

qiaoqian1988 发表于 2023-9-22 22:35
宣泄情绪可以去单独发帖，大家都在认真讨论，只有你在撒泼打滚。

这人开始骂人了，注意你的素质，不要显得太低劣

作者: 2tmd12 时间: 2023-9-28 13:37
这个m1 那个时候分析过吧。苹果的架构设计不太需要刀法和各种兼容包袱，加上也舍得本加缓存加rob，arm 本身也有指令集一丢丢优势，这些叠加起来很明显的功耗优势了和定功耗ipc 优势了。

欢迎光临 Chiphell - 分享与交流用户体验 (https://www.chiphell.com/)