Chiphell - 分享与交流用户体验

标题: 各位18CM的彦祖问个intelCPU的问题，都说ring总线挂不了太多核心 [打印本页]

作者: 寒蝉鸣泣 时间: 2024-1-4 09:31
标题: 各位18CM的彦祖问个intelCPU的问题，都说ring总线挂不了太多核心
为什么10代的时候可以10个大核，到11代 12代一直到现在14代都只有8个大核了，是因为8大核更有性价比么？ring总线最高能挂多少个大核呢？

作者: lb58960552 时间: 2024-1-4 09:37
好像是8个延迟最低吧，8个可能是最优解。

作者: 相思风雨中 时间: 2024-1-4 09:45
10代的大核≈现在的小核

作者: PPXG 时间: 2024-1-4 09:46
11代八个是因为14nm低清重制版面积太大塞不下10个核心
12-14代八个大核心是因为还要留给小核去堆多核性能，事实上ring节点还是10/12个

作者: zzcgh1928 时间: 2024-1-4 09:47
有没有一种可能，12代-14代其实能挂12个大核，但是跑分没有8+16高？

反正消费级来讲性能怎么都够，兼容性这种东西无所谓啦

所以出于商业目的选用8+16，这样让工作站版纯大核可以卖高价

12900K/13900K/14900K才多少钱，你看看12大核的W3-2455X，轻轻松松9000块

作者: SaintUMC 时间: 2024-1-4 09:48
18cm们
ring超频一般有什么讲究？

48/50？

作者: 虹鳟鱼 时间: 2024-1-4 09:50
剩下两个大核的位置堆小核啊。。。

作者: 前事如烟 时间: 2024-1-4 09:50

SaintUMC 发表于 2024-1-4 09:48
18cm们
ring超频一般有什么讲究？

50就行，ring拉高可以降低内存延迟

作者: aibo 时间: 2024-1-4 09:51
其实是物理限制
ring总线要扩张节点只能在一维方向
比如早期s&b是这样的
(, 下载次数: 54)
后来到了skylake，优化成这样
(, 下载次数: 65)
减少了长度方向，所以可以再加核到10900k，变成这样
(, 下载次数: 48)
(, 下载次数: 44)

于是到了封装的长度极限。

然后lga1700拉长了，但是依然不够堆核，就把1个大核换成一个4核小核簇

作者: 前事如烟 时间: 2024-1-4 09:52
比起现在14900k的8p核+16e核，我只想要16p核，再不济12p核也行啊

作者: grqj52 时间: 2024-1-4 09:58
单ring节点大概超过10个延迟就会暴涨，10900k已经卡在这条线了。11900k倒吸8核单纯因为工艺没变核心变大挂不了太多核心，12、13、14代是把超过8大核的每个节点换成4个小核，这样多核心性能堆得更高。

作者: Ownab 时间: 2024-1-4 10:00

前事如烟发表于 2024-1-4 09:52
比起现在14900k的8p核+16e核，我只想要16p核，再不济12p核也行啊

需求这么强烈的话看看W系列咯

https://ark.intel.com/content/ww ... on-w-processor.html

作者: 寒蝉鸣泣 时间: 2024-1-4 10:10
所以哪一天 intel如果给各位大佬10P核 12P核的处理器，绝大多数彦祖是直接冲吧？小核什么的根本不需要。

作者: 前事如烟 时间: 2024-1-4 10:10

Ownab 发表于 2024-1-4 10:00
需求这么强烈的话看看W系列咯

https://ark.intel.com/content/www/us/en/ark/products/series/125035/ ...

没兴趣，游戏性能肯定比不上我p核全核超6g日常用的14900k

作者: 冰汐 时间: 2024-1-4 10:23

寒蝉鸣泣发表于 2024-1-4 10:10
所以哪一天 intel如果给各位大佬10P核 12P核的处理器，绝大多数彦祖是直接冲吧？小核什么的根本不需要。 ...

12P我都直接冲了，挂那么4个小核簇没啥卵用

作者: 魔语者 时间: 2024-1-4 10:26

SaintUMC 发表于 2024-1-4 09:48
18cm们
ring超频一般有什么讲究？

看体质,不是所有U都能48或50~
我之前一颗127K45RING就需要1.36的核心电压了,~

作者: 7970Raymond 时间: 2024-1-4 10:31
很简单，因为单线程/延迟瓶颈的应用（游戏）最多只会用到八个核心，多了没用。
所以intel用了剩下的节点去尽可能多的堆多核性能。
其实我觉得如果14900k是6+24的话多线程性能会更上一层楼，同时游戏不会受到太大影响，这样就完全干掉7950x/7950x3d了，但是这样做估计口碑会爆炸

作者: 吉奥特 时间: 2024-1-4 11:13
intel为啥不弄个64全小核的志强

作者: 赫敏 时间: 2024-1-4 11:47

寒蝉鸣泣发表于 2024-1-3 21:10
所以哪一天 intel如果给各位大佬10P核 12P核的处理器，绝大多数彦祖是直接冲吧？小核什么的根本不需要。 ...

不可能。现在ultra都分4档核心了，2+4+8+2

作者: 点此更新 时间: 2024-1-4 13:42
ring总线极限是12个蛋再多延迟不行了
12代只做12个大核多线程打不过对手
所以8个给了大核剩下4个以4个小核簇拥一个这样多线程能打一打虽然小核意义真的不是很大

作者: 前事如烟 时间: 2024-1-4 13:59

赫敏发表于 2024-1-4 11:47
不可能。现在ultra都分4档核心了，2+4+8+2

下一代intel确定是2+4+8+2了？

作者: arbicool 时间: 2024-1-4 14:20

前事如烟发表于 2024-1-4 13:59
下一代intel确定是2+4+8+2了？

那是只在筆記本的28W MTL核心

作者: flyingbomber 时间: 2024-1-4 14:29
本帖最后由 flyingbomber 于 2024-1-4 14:31 编辑

参考e5v3/v4，ring bus下构建多核，10core以上就开始上1.5ring，2ring了。
这时候核间延迟开销跨ring就很可观了，而且也非常不利于堆多核。参考隔壁amd，堆核心堆到飞起。

(, 下载次数: 52)

作者: 前事如烟 时间: 2024-1-4 15:00

arbicool 发表于 2024-1-4 14:20
那是只在筆記本的28W MTL核心

那台式机呢

作者: arbicool 时间: 2024-1-4 15:14

前事如烟发表于 2024-1-4 15:00
那台式机呢

等15代LGA1850

作者: lmwa 时间: 2024-1-4 15:48
牙膏厂凭垄断地位，大核刷高频+小核刷跑分，好骗钱啊

作者: 威尼斯睡裤 时间: 2024-1-4 16:35

吉奥特发表于 2024-1-4 11:13
intel为啥不弄个64全小核的志强

说啥胡话呢, Xeon都堆到288 E-core了

作者: 相思风雨中 时间: 2024-1-4 17:11

Ownab 发表于 2024-1-4 10:00
需求这么强烈的话看看W系列咯

https://ark.intel.com/content/www/us/en/ark/products/series/125035/ ...

W系列不是ring

作者: af_x_if 时间: 2024-1-4 23:56
amd也是ringbus呀，epyc是一级ringbus互联四个模块，每个模块连接3个ccd和3组内存，每个ccd内是8核的第二级ringbus。

作者: 卢奇亚诺 时间: 2024-1-5 00:02
13代实际上是12个，比12代多俩是因为ring频率高了

作者: 黑钢 时间: 2024-1-5 00:42
不用纠结这类事情吧，买了就正常用就行了，如果性能跟不上了就升级就是了啊。

作者: sekiroooo 时间: 2024-1-5 09:44
目前8个大核，4个小核心簇就是消费级 intel 10nm++工艺、核心频率、功耗之间的一个完美平衡了。die上面肯定给10、12个大核甚至更多，在现有制程瓶颈下，核心频率肯定上不去，单核性能倒退太多，肯定不是英特想看到的

作者: Neo_Granzon 时间: 2024-1-9 06:09

寒蝉鸣泣发表于 2024-1-4 10:10
所以哪一天 intel如果给各位大佬10P核 12P核的处理器，绝大多数彦祖是直接冲吧？小核什么的根本不需要。 ...

嘴上说说而已，没了E核跑分掉一半。纯大核的w系列根本没人要。

作者: Neo_Granzon 时间: 2024-1-9 06:13

7970Raymond 发表于 2024-1-4 10:31
很简单，因为单线程/延迟瓶颈的应用（游戏）最多只会用到八个核心，多了没用。
所以intel用了剩下的节点去 ...

方向对了，后续的几代就是要继续堆E核，跑分还能暴涨。P核的面积效率太低了，论性能2个E核就吊打一个P核，论面积一个P核差不多占3个E核。

作者: Neo_Granzon 时间: 2024-1-9 06:14

吉奥特发表于 2024-1-4 11:13
intel为啥不弄个64全小核的志强

现在的E核缺了两套游戏指令集，tsx和avx512。至强作为游戏专用处理器不可能接受。

作者: Neo_Granzon 时间: 2024-1-9 06:19

点此更新发表于 2024-1-4 13:42
ring总线极限是12个蛋再多延迟不行了
12代只做12个大核多线程打不过对手
所以8个给了大核剩下4个以4 ...

那你太低估E核性能了，那可是skl架构的精华。

作者: 点此更新 时间: 2024-1-9 15:39

Neo_Granzon 发表于 2024-1-9 06:19
那你太低估E核性能了，那可是skl架构的精华。

没低估
不然多线程性能肯定不能看
只说RING总线总是有一定限制

作者: arbicool 时间: 2024-1-9 15:58

Neo_Granzon 发表于 2024-1-9 06:14
现在的E核缺了两套游戏指令集，tsx和avx512。至强作为游戏专用处理器不可能接受。 ...

TSX早就因為熔斷漏洞被迫放棄了，

intel官網早就公告了，絕大部分的品牌機器也透過更新BIOS微碼鎖死了

AVX-512則是無法做到P+E核無指令級的狀態下同步運作在MSDT暫時被擱置

作者: Neo_Granzon 时间: 2024-1-9 16:28

arbicool 发表于 2024-1-9 15:58
TSX早就因為熔斷漏洞被迫放棄了，

intel官網早就公告了，絕大部分的品牌機器也透過更新BIOS微碼鎖死了

TSX游戏指令集只在家用处理器上面阉割掉了，正经的纯大核处理器都还是有的，不信你去看ark。而且纯大核处理器的AVX512游戏指令集是真正的完整版双发射，不是zen4那种单发射的凑数版本。

作者: Neo_Granzon 时间: 2024-1-9 16:29

点此更新发表于 2024-1-9 15:39
没低估
不然多线程性能肯定不能看
只说RING总线总是有一定限制

ring总线上面加挂小核簇就是目前最靠谱的拓扑结构，相当于多加一层，代价可以接受。

作者: arbicool 时间: 2024-1-9 16:37
本帖最后由 arbicool 于 2024-1-9 16:44 编辑

Neo_Granzon 发表于 2024-1-9 16:28
TSX游戏指令集只在家用处理器上面阉割掉了，正经的纯大核处理器都还是有的，不信你去看ark。而且纯大核处 ...

自己讀一下，原先18年我8750H CPU是有TSX的，後續DELL正式更新BIOS關掉這玩意

intel 已放棄指令集架構

Xeon (sapphire rapids/ emerald rapied)上面的TSE (TSX)跟民用被放棄的TSX-NI是有差距的

作者: destroypeter 时间: 2024-1-9 17:55

7970Raymond 发表于 2024-1-4 10:31
很简单，因为单线程/延迟瓶颈的应用（游戏）最多只会用到八个核心，多了没用。
所以intel用了剩下的节点去 ...

14900k本身就强于7950x，也仅仅是在游戏里打不过7950x3d，要是真搞6+24还真不如搞4+32，大核有4个其实在游戏里影响也不大了，跑生产力效果更爆炸

作者: 7970Raymond 时间: 2024-1-9 22:02

destroypeter 发表于 2024-1-9 17:55
14900k本身就强于7950x，也仅仅是在游戏里打不过7950x3d，要是真搞6+24还真不如搞4+32，大核有4个其实在 ...

4大核绝对不够

作者: Neo_Granzon 时间: 2024-1-10 04:01

arbicool 发表于 2024-1-9 16:37
自己讀一下，原先18年我8750H CPU是有TSX的，後續DELL正式更新BIOS關掉這玩意

intel 已放棄指令集架構

8750h这种家用处理器确实阉割掉了TSX，但是新的纯大核处理器仍然支持这个Intel® Transactional Synchronization Extensions指令集。你发的那个通告只针对12代家用处理器。

https://ark.intel.com/content/ww ... cache-2-10-ghz.html

作者: arbicool 时间: 2024-1-10 08:17

Neo_Granzon 发表于 2024-1-10 04:01
8750h这种家用处理器确实阉割掉了TSX，但是新的纯大核处理器仍然支持这个Intel® Transactional Synchron ...

你是沒看到我說的嗎？
"Xeon (sapphire rapids/ emerald rapied)上面的TSE (TSX)跟民用被放棄的TSX-NI是有差距的"

現在有TSE的CPU都還加上了防幽靈跟融斷的硬件指令

之前的Xeon，包含icelake都是缺乏其他配套指令，intel也是公告關閉TSX的

作者: Neo_Granzon 时间: 2024-1-10 08:32

arbicool 发表于 2024-1-10 08:17
你是沒看到我說的嗎？
"Xeon (sapphire rapids/ emerald rapied)上面的TSE (TSX)跟民用被放棄的TSX-NI是 ...

也就是说现在的Intel® Transactional Synchronization Extensions已经修好了，没有问题啦，可以放心使用。

TSE跟TSX-NI实际都是指的Intel® Transactional Synchronization Extensions这一个指令集，没有必要抠字眼。当然如果你说白马非马，打了补丁的衣服不是之前那个衣服，那就是你对。

只不过家用处理器目前都没这个功能，是纯大核处理器专属的游戏指令集。

作者: arbicool 时间: 2024-1-10 08:53

Neo_Granzon 发表于 2024-1-10 08:32
也就是说现在的Intel® Transactional Synchronization Extensions已经修好了，没有问题啦，可以放心使用 ...

我前面還有貼一篇論文討論這玩意

TSX/TSE是對全部的性能都有正向效益，因為是強化CPU的分支預測與執行緒的效益，不是只游戲用而已

大核心的TSX/TSE是再加上四個指令架構來圍堵漏洞，性能相比以前TSX開放的時期有減損，但耗損比起完全關

在Xeon Scalable 4/5是全新設計過的，intel現在並不會特別去吹他，在很多文件上也已經改稱TSE而不稱TSX，這是政治正確的改變

欢迎光临 Chiphell - 分享与交流用户体验 (https://www.chiphell.com/)