Chiphell - 分享与交流用户体验

标题: PCIe 7.0 完整规范明年发布，PCIe 6.0 首个测试样品点亮 [打印本页]

作者: 壹米月光 时间: 2024-8-20 08:52
标题: PCIe 7.0 完整规范明年发布，PCIe 6.0 首个测试样品点亮

随着 PCIe 5.0 SSD 在数据中心和消费市场部署加速，PCI-SIG 联盟开始加速推进下下一代 PCIe 7.0 方案，尽管 PCIe 6.0 产品还未出货。

在最近的 FMS 2024 闪存技术峰会上，有供应商已经开始讨论具有 128 GT/s 带宽的 PCIe 7.0。PCI-SIG 已经向其成员提供了 PCIe 7.0 规范（0.5 版），预计完整规范将于 2025 年正式发布。

PCIe 7.0 使用 x16 通道，能提供 128 GT/s 超高带宽，支持高达 512 GBps 的双向流量。值得一提的是，PCIe 7.0 保留了 PAM4 信号并保持向后兼容性。这跟 6.0方案一样，这比当下PCIE 5.0和4.0 方案采用的 NRZ 信号指令有更高的误码率。因此，从PCIe 6.0 开始，将采用不同的纠错方案，流量控制单元 (FLIT) 编码不是在可变长度的数据包上运行，而是在固定大小的数据包上运行，以帮助前向纠错。

说回来，PCIe 6.0 的首个样品已经顺利在 FMS 2024 大会上点亮，采用3nm 芯片，没有透露性能，但官方表示符合 PCIe 6.0 性能规范。

最后，PCI-SIG 联盟看好 OCuLink 接口，目前已成为不少迷你主机的卖点，能外接高端显卡和扩展坞等。随着性能继续改进，预计会成为非常重要的扩展接口。

来源：https://post.**.com/p/a4xw4zpl/

作者: 昰昰暃暃 时间: 2024-8-20 09:09
这两年pcie标准发展迅速呀

作者: dingwu11 时间: 2024-8-20 09:43
固态发热量得降低低，显卡pcie功能能力得提高高

作者: aibo 时间: 2024-8-20 09:53
pcie 也开始面临当初pci的问题了
作为系统总线，在大部分情况下gen3.0都够用了。

但是在某些特定的情况下又完全不够用，比如连接显卡。以及未来的cxl都是基于pcie的。
但是这种基于开放标准的架构，在执行度和完善度上完全比不过私有nvlink。
挺尴尬的

作者: hellol1 时间: 2024-8-20 09:56

aibo 发表于 2024-8-20 09:53
pcie 也开始面临当初pci的问题了
作为系统总线，在大部分情况下gen3.0都够用了。

AGP Express？hhh

作者: aibo 时间: 2024-8-20 10:09

hellol1 发表于 2024-8-20 09:56
AGP Express？hhh

不至于不至于

至少pcie内部还是物理兼容的。数量上也没有限制。
比agp的时候好多了。

只是拖着个包袱和别家轻装上阵对打，更何况别家还是执行力爆棚。
最后卷了半天，还是各自维持现状。

作者: 赫敏 时间: 2024-8-20 11:07

aibo 发表于 2024-8-19 20:53
pcie 也开始面临当初pci的问题了
作为系统总线，在大部分情况下gen3.0都够用了。

cxl不就是屌丝舔不到女神nvlink的臭脚合资买的充气娃娃

作者: sss668800 时间: 2024-8-20 11:27

aibo 发表于 2024-8-20 09:53
pcie 也开始面临当初pci的问题了
作为系统总线，在大部分情况下gen3.0都够用了。

pcie再怎么快，也是gpu-cpu-gpu，对显卡来说gpu-cpu速度足够了，有测试4090的pcie4.0用*8和*16性能差别就2%

nvlink是gpu-gpu，双卡二者还能比一比，如果是8卡那完全没法比（哪怕pcie带宽能做到nvlink情况下）

作者: aibo 时间: 2024-8-20 11:45

sss668800 发表于 2024-8-20 11:27
pcie再怎么快，也是gpu-cpu-gpu，对显卡来说gpu-cpu速度足够了，有测试4090的pcie4.0用*8和*16性能差别就 ...

但是cxl的目标就是和nvlink竞争。未来cxl就说基于pcie。。。

作者: sun1a2b3c4d 时间: 2024-8-20 12:53
6.0的主板何时出货呀？

作者: nicolfeng 时间: 2024-8-20 15:27
民用有屁用，代差实际感受微乎其微，还热得一逼

作者: zpf 时间: 2024-8-20 16:18
各位大佬我想问问 5.0有几个产品！~

作者: 壹米月光 时间: 2024-8-20 17:00
6.0版本及以后能不能把固态这些都改成PCIEx1，也有8GB/s的带宽，完全够用了，同样的PCIE数量还能多装一些设备，发热量还低。

作者: welsmann 时间: 2024-8-20 17:39
本帖最后由 welsmann 于 2024-8-20 17:43 编辑

进步是进步了，但说到pcie，有一样东西绕不过去

pcie switch

现在海鲜市场上8796一堆，这还在gen3，

88096，大船不知何时靠岸，文档leak了那5090挂上去就指日可待了

89096,没影子.......

曾经幻想有一种fpga芯片可以把高gen的通道倍化低gen的（gen4 ×8 => gen3 ×16），这样，先拆分再倍化，后面接8796岂不是美哉

这种说辞版面上早就被批驳到狗血喷头了；

又曾幻想，pcie over Ethernet 或者 pcie over IB network，直接把gpu给个内网IP，扔柜子就好，来回就用cx5大船100G传输，再搞个sn2700玩玩
这好像没有说辞，多好的梦啊.......

但天亮了，梦该醒了。

希望完全国产高gen的switch做得出来[del]直接扩出128 line[/del]，把价格gank下来

作者: din 时间: 2024-8-20 22:30

welsmann 发表于 2024-8-20 17:39
进步是进步了，但说到pcie，有一样东西绕不过去

100G保守了目前我们用来做训练。都要用4*100G

作者: welsmann 时间: 2024-8-20 23:29

din 发表于 2024-8-20 22:30
100G保守了目前我们用来做训练。都要用4*100G

有nvlink,那将是绝杀，可惜换不得。

根据上下文，假设pcie协议挂载在eth或者ib网络上，gen5 16line差不多 110G/s+ 双工传输，如果再开gpu p2p，5090这种没有nvlink的卡差不多到极限了。要是皮衣黄做成类似于a30x那种有网卡的gpu卡，舍弃pin脚，直接挂上200g sfp56，再接个ib交换机就起飞了。

作者: lianlu689 时间: 2024-8-21 07:43
我勒个去，4.0刚开始用。。。。。

作者: af_x_if 时间: 2024-8-22 10:27
每一条NVLink物理上是8路串行总线，900GB/s是18路NVLink总计144路PMA4编码的串行总线实现的双向带宽。
作为对比同期使用PCIE5.0，128路NRZ串行总线的EPYC 9004系列，双向带宽是512GB/s。

差一些，但没差太多。

至于说目前PCIe switch很虚，我觉得主要还是缺乏实际需求，CXL普及后是能补上这块的。
比如这款，https://www.xconn-tech.com/product
256个PCIE5.0的switch，支持32路，也就是说最小拆分单元是8通道和NVLink选择的一样。
至于说和目前NVSwitch性能的差距，上PCIE6每通道翻倍，规模看齐，也上512通道不就行了。

这是Switch不是Hub更不是XBar，规模扩大的带来复杂度是相对线性的，没那么难解决。

作者: 赫敏 时间: 2024-8-22 13:52

昰昰暃暃发表于 2024-8-19 20:09
这两年pcie标准发展迅速呀

不快怎么舔到nvlink的jio jio

作者: 赫敏 时间: 2024-8-22 13:54

aibo 发表于 2024-8-19 22:45
但是cxl的目标就是和nvlink竞争。未来cxl就说基于pcie。。。

想达到现在nvlink的功能cxl3.0还是不行的差得远。但是cxl一方面在追nvlink，一方面又三心二意去兼容一些别的类型的设备

作者: bdzyq 时间: 2024-9-1 21:46

sss668800 发表于 2024-8-20 11:27
pcie再怎么快，也是gpu-cpu-gpu，对显卡来说gpu-cpu速度足够了，有测试4090的pcie4.0用*8和*16性能差别就 ...

现在高速率pcie的应用场景还主要是数据中心的存储场景以及网络场景

欢迎光临 Chiphell - 分享与交流用户体验 (https://www.chiphell.com/)