三星电子的“3.3D”封装技术
本帖最后由 埃律西昂 于 2024-7-2 21:46 编辑韩媒报道中提到的3.3D封装技术。
我去找了找三星和台积电的官网介绍，感觉有点意思：
GPU+LLC整体和HBM之间做的应该是I-CubeE（对应CoWoS-L），用铜RDL替代绝大多数硅中介层降低成本，核心连接部分还是用Si Bridge Die（对应隔壁LSI chip）。
I-CubeE结构
然后这个铜RDL或者PCB载板可以做到面板级，所以算是FOPLP了？
而GPU内部做的应该是X-Cube（对应SoIC）的一种变体，这次是Logic Die在顶部，SRAM缓存在底部，此前（比如AMD X3D）都是反过来的。
还是不太清楚，可能存在不少误读。 这次是Logic Die在顶部，SRAM缓存在底部
类似于info和cowos的区别吧 这不就是EMIB么？
不用硅大底，只在芯片接触位置用硅小片。 "千层雪"[困惑]
页:
[1]