本帖最后由 netjunegg 于 2024-8-1 08:22 编辑
Neo_Granzon 发表于 2024-8-1 04:47
strix halo实在是很奇怪的产品，这个规格的GPU基本就是给PS5/XBOX换代用的，放在笔记本上很难打过4060， ...
内存带宽翻倍了, 性能值得期待. 即使你不在乎核显, 但内存带宽翻倍, 也能提升cpu性能, 很多场景下可能比x3d效果还好.
另外, 你没发现现在笔记本上没有amd独显了吗? 这东西能吃掉部分移动平台的独显(nvidia)市场, 相当于捆绑销售了
netjunegg 发表于 2024-8-1 08:20
内存带宽翻倍了, 性能值得期待. 即使你不在乎核显, 但内存带宽翻倍, 也能提升cpu性能, 很多场景下可能比x ...
绝大部分桌面程序对内存带宽完全不敏感，连D4和D5都用不出去别，更别说D5翻倍了。
比X3D好靠的是拉高频压延迟。
Neo_Granzon 发表于 2024-8-1 10:05
绝大部分桌面程序对内存带宽完全不敏感，连D4和D5都用不出去别，更别说D5翻倍了。
比X3D好靠的是拉高频 ...
至少游戏肯定敏感, 另外, 看到很多人说准备尝试用这个核显做AI训练呢, 这个如果可行, 算是杀手级应用了
Neo_Granzon 发表于 2024-8-1 04:47
strix halo实在是很奇怪的产品，这个规格的GPU基本就是给PS5/XBOX换代用的，放在笔记本上很难打过4060， ...
还有续航问题能不能解决，据说这u走高端路线，基本都是全能本用。
全能本没续航那根本yes不了。
netjunegg 发表于 2024-8-1 10:36
至少游戏肯定敏感, 另外, 看到很多人说准备尝试用这个核显做AI训练呢, 这个如果可行, 算是杀手级应用了 ...
游戏对内存带宽是最不敏感的，D5带宽比D4提升了50%以上，你看多少人还是坚持使用D4，实际上高频D4的游戏性能就是更好。
FelixIvory 发表于 2024-8-1 10:47
还有续航问题能不能解决，据说这u走高端路线，基本都是全能本用。
全能本没续航那根本yes不了。 ...
作为设计功耗65w以上的产品，我觉得续航根本就不是考虑的重点。
本帖最后由 netjunegg 于 2024-8-1 12:01 编辑
Neo_Granzon 发表于 2024-8-1 11:16
游戏对内存带宽是最不敏感的，D5带宽比D4提升了50%以上，你看多少人还是坚持使用D4，实际上高频D4的游戏 ...
既然不敏感, 就没必要用高频d4了, 低频就行了.
现在zen4以后已经无d4, 所以只能同在d5比较.
x3d不就是用缓存加快了内存访问吗? 对游戏帧数改善明显,而加大内存带宽和速度之后, 和x3d会有类似的作用和效果, 所以应该会影响到游戏.
其实很多桌面应用, 只要是数据量大的, 应该都有影响.比如几百兆的文档, 图片, 视频等挺常见, 还有程序编译, 数据库等, 应该都会有影响. 而且这种应用场景下还没有x3d爆缓存的问题, 所以可能比x3d效果还要好.
另外, 不要忽略了核显对内存的依赖.
Neo_Granzon 发表于 2024-8-1 11:18
作为设计功耗65w以上的产品，我觉得续航根本就不是考虑的重点。
全能本就是既要又要。
没续航，怎么可能全能的起来。
没65w，打不了游戏也全能不起来。
FelixIvory 发表于 2024-8-1 12:01
全能本就是既要又要。
没续航，怎么可能全能的起来。
没65w，打不了游戏也全能不起来。 ...
既要又要，什么都要。最后价格还要便宜。。。
强如苹果的溢价能力，M系列，多核性能也只能凑个及格
netjunegg 发表于 2024-8-1 11:42
既然不敏感, 就没必要用高频d4了, 低频就行了.
现在zen4以后已经无d4, 所以只能同在d5比较.
你是真不懂还是装不懂？内存带宽和延迟是两码事，游戏只对内存延迟敏感。要降低延迟，那就是拉高频率压参数。
带宽那就是双通道改三通道四通道八通道，或者D4改D5。
散装内存条带宽和延迟不可兼得，既要又要那就加钱上统一内存。
本帖最后由 netjunegg 于 2024-8-1 18:22 编辑
Neo_Granzon 发表于 2024-8-1 15:07
你是真不懂还是装不懂？内存带宽和延迟是两码事，游戏只对内存延迟敏感。要降低延迟，那就是拉高频率压参 ...
好像并不是这样,
看了几张d4和d5在一起的频率-帧率曲线图, 大约从d5-5600开始, 游戏帧率已经超越d4-4000了, 随着频率提升, 帧率还在提升.
带宽翻倍折算到频率, 提升幅度不小
看到一个城市天际线的对比, d5比d4帧数高30%, 跟他类似访问数据量大的游戏应该都会有明显提升
你说的散装内存是插槽那种吗? 印象中LPDDR5好像没有插槽内存, 都是板载?
本帖最后由 FelixIvory 于 2024-8-1 20:05 编辑
8owd8wan 发表于 2024-8-1 14:40
既要又要，什么都要。最后价格还要便宜。。。
强如苹果的溢价能力，M系列，多核性能也只能凑个及格 ...
你这完全是偷换概念。
价格和续航，能耗比没关系。
要不然intel的电子垃圾只配3000的笔记本用。
按成本算，halo的芯片面积比桌面cpu+4060m应该要小。
按性能算，现在7945hx+4060m很贵吗？
FelixIvory 发表于 2024-8-1 20:01
你这完全是偷换概念。
价格和续航，能耗比没关系。
要不然intel的电子垃圾只配3000的笔记本用。
没有偷换概念：苹果的 ipc, 单核性能，能耗，就是靠氪金一般地放宽堆料优化……才搞定的
Neo_Granzon 发表于 2024-8-1 15:07
你是真不懂还是装不懂？内存带宽和延迟是两码事，游戏只对内存延迟敏感。要降低延迟，那就是拉高频率压参 ...
lunar lake是统一内存吗
笑死 lnl不也是大核小核两个簇，能比amd好到哪去
而且这玩意没准比strix point还贵
7970Raymond 发表于 2024-8-5 16:44
笑死 lnl不也是大核小核两个簇，能比amd好到哪去
而且这玩意没准比strix point还贵 ...
大小核在一个die里用环形总线链接，AMD在两个die用if总线链接
Anonymous.R 发表于 2024-8-5 17:21
大小核在一个die里用环形总线链接，AMD在两个die用if总线链接
你去看看lnl的结构
7970Raymond 发表于 2024-8-5 17:32
你去看看lnl的结构
计算模块(Compute Tile)、平台控制器模块(Platform Controller Tile)两大部分，角落里还有个填料模块(Filler Tile)。去复习下？
7970Raymond 发表于 2024-8-5 16:44
笑死 lnl不也是大核小核两个簇，能比amd好到哪去
而且这玩意没准比strix point还贵 ...
生态位，生态位，一定要考虑生态位：
1. LNL的目标用户可以认为不关心游戏
2. LNL的目标用户可以认为不关系生产力
3. LNL的用户只需要 1）打开office足够快2）续航足够长
4. LNL的用户不在意性价比
任何对于LNL的攻击，LNL用户只需要回复两句话
1. 你不是X86
2. 你功耗高
Neo_Granzon 发表于 2024-7-31 07:52
是这样的，128bit喂不饱16CU，256bit大概率喂不饱40CU.
要我说，把NPU的面积换成InfinityCache，对于打 ...
你怎么会觉得halo的io die没有放mall cache
大小核除非windows出新一代系统，不然不看好前景！
Anonymous.R 发表于 2024-8-5 04:21
大小核在一个die里用环形总线链接，AMD在两个die用if总线链接
并不是的哦。大小核设计是尽量分开干活避免交互
https://images.anandtech.com/doci/21425/Intel_Tech%20Tour%20TW_Lunar%20Lake%20Power%20Management%20%26%20Thread%20Director%20Innovations-04.png
https://images.anandtech.com/doci/21425/Intel_Tech%20Tour%20TW_Lunar%20Lake%20Power%20Management%20%26%20Thread%20Director%20Innovations-17.png
等待strix halo，120w掌机[偷笑]
赫敏 发表于 2024-8-6 12:12
并不是的哦。大小核设计是尽量分开干活避免交互
兄弟，看下第一张图，intel的大小核心架构就是在依据任务难度从小到大传递，肯定是吃核间延迟的，除了流星湖的超小核，其他大小核心都是在一个die里通过环形总线互联的。跨die通过封装的soc底板硅片互联，且此时的核间延迟也要大大小于strix point的大小核间延迟（参考极客湾测试）。
Anonymous.R 发表于 2024-8-6 14:03
兄弟，看下第一张图，intel的大小核心架构就是在依据任务难度从小到大传递，肯定是吃核间延迟的，除了流 ...
你去看看lnl的结构
本帖最后由 赫敏 于 2024-8-6 01:21 编辑
Anonymous.R 发表于 2024-8-6 01:03
兄弟，看下第一张图，intel的大小核心架构就是在依据任务难度从小到大传递，肯定是吃核间延迟的，除了流 ...
不一定。meteorlake也是优先调度LPE核，搞不定再转P核E核。而LPE和P/E之间没有ring
lunar lake的E核承担LPE的指责，所以不一定会有ring。好过strix point是当然的，桌面跨die也好过。我怀疑strix point的总线都是半速
赫敏 发表于 2024-8-6 14:20
不一定。meteorlake也是优先调度LPE核，搞不定再转P核E核。而LPE和P/E之间没有ring
lunar lake的E核承担 ...
看intel的近几代dieshot，一般同die都走ring，不同die走底板硅片；intel的f封装确实比amd的if总线电气性能强不少。问题是无论同构还是异构大小核，核间延迟都是绕不开的问题
极客湾的视频里性能对比图标，intel的线暗的甚至让你不仔细看看不清楚，and的评测只能跟自己打
呵呵，就一点，intel的gpu打游戏的能力比基准测试里起码掉两档的表现，就和做游戏掌机八竿子打不着。 这是最近intel加大30e来平息风波了么，从扣除的员工福利里挪过来的？
chenyic 发表于 2024-8-6 16:23
极客湾的视频里性能对比图标，intel的线暗的甚至让你不仔细看看不清楚，and的评测只能跟自己打 ...
现在英特尔说了 为了能够独立开启小核和不拖累大核 所以月光湖的凌动集群不在环形总线上 也就是说月光湖的凌动集群没有三级缓存