分Die是不是已经到了尽头
看了各种评测分析，感觉其实不是AMD不上进，瓶颈好像出在 IO-die和 IF 总线上？靠大三缓（尤其是X3D）去弥补分die劣势确实是逆袭的设计，但是一旦遇到数据跨缓，向内存伸手，又现原形。所以9000系在号称IPC提升15%的平均预期下，牙膏了。
flck频率上不去，好像连15%IPC提升都无济于事。
分die结构我估计短期内都不会再变回去，那到底这个IF总线频率什么时候能突破？还是有其他的突破 io瓶颈的办法？ 不是说AMD的Zen6会改封装吗？ 可以先看看Zen5C怎么实现的16核CCX，只要CCX能扩大就不是问题。
至于说合die，参考一系列mesh，那桌面体验就更糟了。 铜线到头了，硅互联还可以的
if总线的话，再改吧～～ [困惑]纠结这种有的没的有啥用，zen5核心都改了不少
zen6肯定要换更宽更新的iodie了，不换就是挤牙膏 加带宽呗，看泄露halo的gmi带宽就很大。zen6不知道会不会用类似的封装技术。 省成本不舍得上硅互联，互联位宽就做不大，以前嘲笑别人胶水双核，现在自己做胶水96核 成本问题呗。
换硅基，都能堆叠x3d l3了，iodie上堆ccd，这带宽肯定够 AMD需要从CCX的融合 变成 CCD的融合 先进封装方式还有很多，作为未来的升级点改进一下就可以了 zen2到zen3，2ccx合并成一个ccd。zen5到zen6，2ccd可能就要合并成一个ccd了[偷笑] 没到头，高级封装比芯片本身还贵 fengpc 发表于 2024-8-19 09:50
省成本不舍得上硅互联，互联位宽就做不大，以前嘲笑别人胶水双核，现在自己做胶水96核 ...
唉，正解 不都分 die 么？跨 die 延迟高就用 numa 思路处理呗。
这几十年，每家厂商都是这么处理的，有啥问题么？
你不可能既要又要什么都要 fanout用一下就完事了，又不是没有技术储备 想省成本，没办法，这玩意是给EPYC用的，可以连8个CCD，下放到PC可以投资最大化，至于出问题？PC又不怎么赚钱，有问题就有问题吧 dcl2009 发表于 2024-8-19 10:11
想省成本，没办法，这玩意是给EPYC用的，可以连8个CCD，下放到PC可以投资最大化，至于出问题？PC又不怎么赚 ...
[偷笑][偷笑]思路清澈 在我看来 amd的 zen锐龙 R系列 其实很像intel的i系列 现在牙膏走出了一条新路 u系列 主要是没必要。。。反正成本比intel低，性能也不比intel差很多。。。除非intel挤一管大牙膏，来个20%-30%的提升，不然没个3-4代的迭代，改不了 alieshex 发表于 2024-8-19 09:52
成本问题呗。
换硅基，都能堆叠x3d l3了，iodie上堆ccd，这带宽肯定够
那积热就没救了，功耗墙怕不是锁到95w。 Neo_Granzon 发表于 2024-8-19 10:29
那积热就没救了，功耗墙怕不是锁到95w。
到了用这个技术的时候，没瓶颈的95W性能估计轻松胜过互联瓶颈的170W。 估计新的技术价格下来了 ZEN6才准备改 这老DIE用是真的可以用 难受也是真的难受 服务器边角料不是白叫的[偷笑] 有新技术大概率也可能是epyc先用，ryzen还是优先考虑成本 感觉如果在io die 上叠个缓存效果会更好 epyc最大的用户是云，然而云的客户一般不需要8核心以上的规格，所以epyc的ccx都是8c
还有一类是全部核心的，不过一般是hpc，对$同步性能不是那么敏感 装陈醋的酱油瓶 发表于 2024-8-19 10:56
感觉如果在io die 上叠个缓存效果会更好
iodie跟CCD之间的带宽连双通道DDR4都吃不下，叠缓存也是叠了个寂寞…… 这才是开始呢。 fengpc 发表于 2024-8-19 09:50
省成本不舍得上硅互联，互联位宽就做不大，以前嘲笑别人胶水双核，现在自己做胶水96核 ...
FSB对比HT的差别，比HT对比IF的差别，大得多。 KNDILUO 发表于 2024-8-19 09:36
不是说AMD的Zen6会改封装吗？
估计得加钱吧? 不过到是挺期待