那新板子配旧CPU的情况下，农企岂不是又要挨骂
新板子配旧U这是故意找茬吧[震惊]
这个可能性太少了。旧板子用新U可能性还更大一点 Illidan2004 发表于 2025-9-4 13:25
zen5早就不是ringbus了 是mesh
https://ieeexplore.ieee.org/document/10904529
哦，我还停留在zen3/zen4，单die就8个核心，没必要mesh啊！
请问zen5有没有CCD的mesh拓扑图？我找AMD白皮书没找到官方die shot的mesh拓扑图。像至强系列那样：
sss668800 发表于 2025-9-4 10:02
单CCD用ringbus串12核，核内延迟不知道要高多少。
跨CCD的倒是可以通过48M的大缓存来缓解。 ...
Zen5和Zen5C就都已经不是ringbus了，更新下信息。 sss668800 发表于 2025-9-4 15:41
哦，我还停留在zen3/zen4，单die就8个核心，没必要mesh啊！
请问zen5有没有CCD的mesh拓扑图？我找AMD白 ...
就2*n
别想那么复杂 本帖最后由 sss668800 于 2025-9-4 16:54 编辑
panzerlied 发表于 2025-9-4 16:41
就2*n
别想那么复杂
2*n啥意思？2*4核？
不能说没用ring就是mesh吧？片内8核不知道怎么通讯的。。。 sss668800 发表于 2025-9-4 16:51
2*n啥意思？2*4核？
不能说没用ring就是mesh吧？片内8核不知道怎么通讯的。。。 ...
都给你说了不要想那么复杂了。
2*n的mesh，就这么简单的结构，不是intel xeon那个复杂的m*n panzerlied 发表于 2025-9-4 17:29
都给你说了不要想那么复杂了。
2*n的mesh，就这么简单的结构，不是intel xeon那个复杂的m*n ...
啊这样，那zen5c是2*8，zen6的12核就是2*6？ lqf3dnow 发表于 2025-9-4 11:32
AM5接口的PCIE通道就24条，想要增加通道，只能等下一代AM6接口了
都说Epyc的iod是四个zen的iod捏起来的，epyc有128条5.0，那么zen的iod应该就有32条，问题在于am5接口有没有预留剩下的四条5.0的针脚。就像5700g明明是有pcie*16的通道，但到了移动平台，本质上一模一样的5800h就只能跑3.0*8 sss668800 发表于 2025-9-4 19:19
啊这样，那zen5c是2*8，zen6的12核就是2*6？
是的呢。不过Zen6的L3还有其他改进，到时候就知道了。 cannotdo 发表于 2025-9-4 06:28
都说Epyc的iod是四个zen的iod捏起来的，epyc有128条5.0，那么zen的iod应该就有32条，问题在于am5接口有没 ...
并不是4个zen的IO，桌面IO有核显有usb有视频输出有av1解码器，epyc上没这些东西 昰昰暃暃 发表于 2025-9-4 00:25
到时候pcie6来了，带宽就足了，哪怕x6也比现在多一倍的带宽。
不给口子，再多带宽也没用。现在的带宽也够啊，就是不设计口。 赫敏 发表于 2025-9-4 00:08
你独立网卡插pcie4*1上能比这块？
因为我并不需要快呀。我只需要千兆，apex哪个x1好像是pcie 3.0 x1? nvidiadriver 发表于 2025-9-4 10:07
因为我并不需要快呀。我只需要千兆，apex哪个x1好像是pcie 3.0 x1?
所以为啥不用b850 AI top自带的双10g而要用外接的千兆？用外接千兆还要插在4.0x1的口上？千兆的插3.0x1难道不够用？ 本帖最后由 nvidiadriver 于 2025-9-4 21:56 编辑
赫敏 发表于 2025-9-4 10:53
所以为啥不用b850 AI top自带的双10g而要用外接的千兆？用外接千兆还要插在4.0x1的口上？千兆的插3.0x1难 ...
因为我用专门的SFP IO卡。
千兆插3.0x1够用啊，所以只有apex满足我的要求啊。
B850ai top显然没有4条PCIE口。
页:
1
[2]