之前问过AMD Zen4 FCLK带宽的问题，但我还是没算明白

dcl2009

不是你这么算的，内存带宽测试用的是DMA，不经过core

你说的这些都是IOD到外设的带宽，每个外设都有对应的控制器，测试时候只计量控制器到IO侧的带宽，不需要占用太多总线带宽

现在软件测带宽不需要core直接参与数据搬运，只需要core发送指令后等待即可，然后算法测量带宽或者延时跌落的点，将曲线分成两条直线，取其中一条直线的均值作为检测值。

AMD的集显挂在IF总线上，所以确实会受IF带宽的限制

说实话，DMA确实作用很大，如果每个字节都经过core，core到IOD那点可怜的带宽根本撑不住

而且AMD也不傻，要不为啥读是32B/cycle 写是16B/cycle，而不是读是16B/cycle 写是32B/cycle？就是因为普通软件读内存的概率大于写内存（比如A+B=C，读两次，写一次），而且现在的电脑，core读写内存的概率已经和外设读写内存的概率相差没那么悬殊了。

dcl2009

zhuifeng88 发表于 2023-8-22 11:54
内存带宽测试用的确实不是DMA, 而是核心直接发起的PIO, 主流内存带宽测试都是, 包括aida64和mlc, aida64 ...

咦？难道是我理解错了？PIO不是core直接读写io模式吗？我查到资料是core发指令给IO，IO操作后返回数据到自己的缓冲区，然后计算得到带宽，不需要core读写io