达墨那个pslc好像又有货了 更新：退货了

Pau1

Dzzz 发表于 2023-9-22 21:47
本质上还是TLC，软件层面模拟SLC而已，物理特性又不会变，该漏电还是会漏电
再说了，容量缩小3倍，也没人 ...

显然没你说的那么不堪，以下是数码之家某大佬原话

先说直接证据
1：MLC时代，我见过某东芝的MLC flash芯片的手册，手册上明确说明该芯片运行在SLC模式下的时候，耐久度是MLC模式的5倍，考虑到这个耐久度是按照芯片总写入量算的，而SLC模式的芯片容量是MLC模式下的一半，所以PE应该是10倍的关系，符合早期SLC vs MLC寿命的一般规律。
2：早期的芯片有真的SLC芯片，现在生产的很多是可以配置芯片模式的，有些是在芯片生产出来的时候在封装的芯片内部配置，有些则是通过SSD主控安排。而存储单元——浮栅或者电子阱可以看作是一个漏水的水池，SLC模式只需要看是空的还是满的，具体到电压比较只需要看是超过一半电压没有，没有的话视为0，超过了视为1；MLC模式则是分为4档；TLC模式8档；QLC模式16档。很显然档位越多，对漏水越敏感（即容易出错）；档位越多注水就要越发仔细（需要精确控制电子注入，速度慢）；档位越多识别水位高度的时候也需要越发仔细（需要精确的电压比较）。所以说同等条件下，SLC-MLC-TLC-QLC速度是下降的，原生的可靠性也是下降的。这是第一层。
3：虽然我们没有芯片厂家非常深入的内部资料，但是依照原理，还是可以作如下的推断：芯片的写入过程是一个数-模转换过程，逻辑数据转换为模拟电压/模拟的电荷数；读取过程是一个模-数过程，浮栅电压转换为逻辑数据。如果一个芯片被设计为可以配置成不同模式工作，那么内部的数模，模数电路参数应该是可以被配置的，所以从存储单元的的角度讲读写速度可以变快，错误率会下降；如果一个芯片不能这样被直接配置，而是由主控在逻辑上判定，比如原生QLC的存储单元，只要高2位至少有1位是1，则视为高电平，高2位全0，则视为低电平，这样虽然写入过程在芯片内部可能无法提速（实际理论上也有提速的可能，要看给浮栅供电的电路对这种大范围跳变的电压写入时有无优化），但是在读取的时候，主控至少可以少做很多纠错和重读取的工作（因为看作SLC读取的话，漏电和电压不准带来的影响变低了），也可以加速。这是第二层。
4：综上，从原理上讲，SLC模式肯定在性能上有加成；而在寿命上，在只考虑存储单元本身的前提下，浮栅或者电子阱的物理结构确定了，其原生漏电情况和老化特性也就确定了，SLC模式擦写一次和QLC模式擦写一次都是对浮栅或电子阱绝缘层的一次破坏。但SLC只需要分出2个电压等级，而QLC则需要分出16个，仅从这里看SLC的“皮实”程度就要高得多，而且因为SLC电压差异大，在同等电噪声下，信噪比也要好得多。什么叫单元寿命高？不就是能正确读取出数据的能力么？所以SLC并不是浮栅或者电子阱的结构比MLC，TLC，QLC这些更好，而是使用低存储密度，换来了更好的信噪比和对结构老化的容忍能力。这一条也说明了SLC模式在性能和寿命（注意是在降低了存储密度的代价下）都更好。

下面说一些间接证据：
1：SLC cache是在SSD上普遍使用的技术，从MLC时代就有，到TLC时代之后，更是成为性能上不可或缺的技术。这一技术实际上利用了一部分容量做高速缓冲，以应对短时高性能需求，对于家用这种非持续性重负载的场景是一种非常优化而低成本的做法。如果说SLC cache对闪存寿命有非常负面的影响，厂家应该不会引入这一技术了。实际上可能是反过来的，如果一些数据写入后，很快删去，那么可能全程都在SLC cache里面，反而节省了PE，一些以TLC或者QLC模式已经不堪使用的存储单元，用作SLC模式可能还绰绰有余，对于主控而言，就可以废物利用。

最后说点其他的：
1：关于3D闪存，实际上在末代平面闪存（14、15、16nm工艺节点），当时的TLC颗粒寿命受到了极大挑战，因为仅能通过缩小平面结构提升容量，浮栅内部能容纳的电子数急剧减小，到这一代只有几十个电子，而TLC需要识别8个电平，这说明每个电平之间只相差几个电子的电量，因此当时这一代TLC芯片可靠性都不是很好。后来的3D闪存通过多层结构扩充容量，每一层的工艺实际上回到了更早的工艺节点，这使得每个浮栅的电子数重新回到了60-70nm工艺节点的数百个电子水平，因此3D TLC芯片的可靠性得到了大幅度的提升，QLC也变得基本可用。
2：关于寿命，前面讨论的都是从一个单元自身的特性出发的，但作为一个产品（SSD，U盘等），其寿命还依赖于主控的纠错算法。在上面说的15nm工艺节点上，为了配合可靠性很差的TLC芯片，主控逐渐开发出了LDCP纠错编码，虽然3D闪存的可靠性有所回升，但是闪存颗粒随着密度的上升，总体可靠性是下降的，所以主控中各种强的纠错编码还是在不断发展。可以说现在各种TLC，QLC颗粒做成的产品之所以还能比较可靠地使用，很大程度上是靠主控的纠错码（SSD还有更高级的内部RAID等）撑着。虽然说现代的强力纠错码，配合早期的SLC,MLC能达到更为逆天的寿命，但是从实际用途看，并无太大需要。所以早期SLC，MLC老工艺节点弱纠错下的寿命，和现在TLC,QLC新工艺节点和强纠错下的寿命，并没有特别一致的比较基准。此外由于不知道主控在SLC cache中使用了怎样的纠错强度，所以单纯比较SLC cache的寿命和全盘寿命也没有明确的比较基准。
不过有下述结论是确定的：
1：主控越来越强的纠错能力对TLC乃至QLC的SSD或者U盘进行了最大可能的全局寿命托底，SLC cache在明显改善产品对突发性能需求的前提下，并没有对芯片寿命造成明显的额外压力。
2：将MLC、TLC、QLC的芯片（不考虑不良片）配置为（芯片级）或量产为（主控级）SLC使用，在获得了更好的性能的同时，寿命更有保障，这个寿命的保障是降低存储密度换来的。

原帖60楼，链接https://www.mydigit.cn/thread-306235-3-2.html

Pau1

不过这玩意确实是智商税，BOM成本一样敢卖贵2倍，自己DIY一个1T的PSLC盘成本不过4、500RMB而已，虽然只能SATA协议就是了，2246EN官方原生支持把MLC开成PSLC模式