Chiphell - 分享与交流用户体验»社区 › 讨论区-生活与技术的讨论 › 电脑讨论(新) › Wake me up when September ends

Wake me up when September ends

查看数: 16471 | 评论数: 61 | 收藏 2

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

panzerlied

发布时间: 2022-9-30 12:13

正文摘要:

本帖最后由 panzerlied 于 2022-10-1 00:18 编辑猜猜这是啥大家伙可以删了，更新小家伙

gihu 发表于 2022-10-1 14:22

liyichao97 发表于 2022-10-1 13:50
bergamo肯定不会有tr啦…上不去极端高频的东西怎么做hedt

其实用不着纸上谈兵，自己都有电脑，实测一下就知道了，5800x，全核4.6G（部分内核只有4.57G），跑GPGPU，单精度浮点是1.174T。
按8核心算，1174/8/4.6=31.9，大概算出来是每个核心每hz跑32个单精度浮点。zen2和zen3在浮点管线规模上是相当的，换算64核zen2的全核频率就是7510/64/32=3.66G。
128核的zen4c，20T单精度浮点，需要的频率是20000/128/32=4.88G，稍微有点多，但不排除测试工具的因素，gpgpu测出来的结果zen2~zen4c效率完全相同，实际上差了几代，应该有提升，所以实际频率应该明显低于4.88G。
至于按你说的Genoa，即使3G频率，96核的单精度浮点应该也有96*3*32=9.2T

reinhard_x 发表于 2022-10-1 14:09

日历翻篇了，复活吧，我的勇士！

chp1979 发表于 2022-10-1 14:03

楼主的马甲发表于 2022-10-1 13:59
俺第一个想到了RDNA3 RX 7

真当默认3.72Ghz啊

楼主的马甲 发表于 2022-10-1 13:59

panzerlied 发表于 2022-9-30 16:17
4090啊，大胆一点啊

俺第一个想到了RDNA3 RX 7

liyichao97 发表于 2022-10-1 13:50

gihu 发表于 2022-10-1 13:47
我看到的128核的zen4c 20T单精度浮点也可能是TR系列，所以理论上没问题

bergamo肯定不会有tr啦…上不去极端高频的东西怎么做hedt

gihu 发表于 2022-10-1 13:47

liyichao97 发表于 2022-10-1 13:43
这个测试是高度并行、完全可预测、浮点比例极高的那种理论测试，和实际场景几乎没有关系（因为不会有人把 ...

我看到的128核的zen4c 20T单精度浮点也可能是TR系列，所以理论上没问题

c19855 发表于 2022-10-1 13:44

测测 wow这类负优化的网游？

liyichao97 发表于 2022-10-1 13:43

本帖最后由 liyichao97 于 2022-10-1 13:45 编辑

gihu 发表于 2022-10-1 13:03
64核zen2，全核频率应该不超过3.5G吧，倒是genoa的5nm工艺，全核4G应该可能。
你这个算法，让农企升级了 ...

这个测试是高度并行、完全可预测、浮点比例极高的那种理论测试，和实际场景几乎没有关系（因为不会有人把这种负载放cpu上）。比如cinebench是典型的重浮点的渲染场景，它的浮点指令比例才30%多，这种情况下性能还取决于各种带宽和命中率之类的因素，这些项目zen4显然有进步。
频率问题，3990x是threadripper会跑很高的频率（并且容忍很高的功耗），genoa是epyc应该和milan比，milan全核重负载频率就是很低的，这个比一下7763和3990x的多核跑分就清楚了。

另外zen2到zen3的浮点单元有没有改、改了多少，我确实还是漏算了，这个我也不想再去查了…如果有改那应该比我后来算的8t更高

gihu 发表于 2022-10-1 13:03

liyichao97 发表于 2022-10-1 01:30
那大概确实是我估错了
不过我觉得也不能这么随意推算的，（据我粗浅的理解）这种非常理想情况下的简单测 ...

64核zen2，全核频率应该不超过3.5G吧，倒是genoa的5nm工艺，全核4G应该可能。
你这个算法，让农企升级了两代的zen核心，升级了一代的tsmc工艺，增加了50%的核心数量，仅仅提高了6%的浮点，情何以堪呢？

panzerlied 发表于 2022-10-1 12:24

路西法大大发表于 2022-10-1 11:48
这成绩还没出口呢，这标题看来不行啊

转贴机没上班

JP_ToKyo 发表于 2022-10-1 11:58

panzerlied 发表于 2022-10-1 11:46
没有那么小

那挺弱....相對90...

路西法大大 发表于 2022-10-1 11:48

这成绩还没出口呢，这标题看来不行啊

panzerlied 发表于 2022-10-1 11:46

yourclassdoggy 发表于 2022-10-1 07:42
九十多T的频率大概2.8？

16384*2.8*2*0.001=91T

是的啊

panzerlied 发表于 2022-10-1 11:46

JP_ToKyo 发表于 2022-10-1 09:53
都說了大家伙不是..那就是4080 12G唄

没有那么小

JP_ToKyo 发表于 2022-10-1 09:53

都說了大家伙不是..那就是4080 12G唄

atiufo 发表于 2022-10-1 08:15

320w的4080跑分看来还是降了不少

yourclassdoggy 发表于 2022-10-1 07:48

小家伙就是16GB吧。
如果上面是倍率的话，2.76GHz频率也算合理。

yourclassdoggy 发表于 2022-10-1 07:42

panzerlied 发表于 2022-10-1 00:00
来个正常点的，放九十多T的大家反应不过来。

九十多T的频率大概2.8？

16384*2.8*2*0.001=91T

liyichao97 发表于 2022-10-1 01:30

gihu 发表于 2022-10-1 00:40
对于64核zen架构的浮点性能，看来我们都记错了

64核的zen2用aida64的gpgpu跑已经有7.5T的浮点，zen3的64 ...

那大概确实是我估错了
不过我觉得也不能这么随意推算的，（据我粗浅的理解）这种非常理想情况下的简单测试，性能瓶颈全在后端浮点宽度，而zen4的后端资源没增加
这个截图4.2g（我不能确定是不是真的全程4.2g跑的，姑且这么算吧）64核跑7.5t，那就是每周期28条单精度浮点
反算回genoa，不能假设它能跑到chagall的频率，随便定一个3g*96核*28，得到8t
当然我可能仍然错得离谱...非专业人士，只是这么想当然地推测了一下

chp1979 发表于 2022-10-1 00:45

103好拉的远哭6 希望有CPU瓶颈因素

gihu 发表于 2022-10-1 00:40