据报道zen4c面积相当小，16核ccd仅72.7 mm²

舒方

https://www.computerbase.de/2023 ... laeche-als-8-kerne/
1、使用了6T SRAM。
2、取消了用于 3D V-Cache 的硅通孔 (TSV) 阵列。
3、频率下降，可以更紧密地封装信号通路，从而提高标准单元的密度。
结果每个 CCD 面积为 72.7 mm²，而常规 8 核“Zen 4”CCD 的面积为 66.3 mm²。
理论上有可能直接出192核的产品，不知道是有困难还是出于市场考虑。

finished

理论上有可能直接出192核的产品，不知道是有困难还是出于市场考虑。

没懂后半句什么意思

xmasjacky

缓存比逻辑电路大多了，缓存砍半就能大幅缩小核心面积

赫敏

16核都挂在一个串口上连IO吃得消吗？

PPXG

xmasjacky 发表于 2023-6-8 08:38
缓存比逻辑电路大多了，缓存砍半就能大幅缩小核心面积

除了砍L3还有很多其他改进才实现的面积大幅缩小
而且L3其实并不算核心面积，毕竟是shared cache，但是核心面积也明显减小了的
source：https://www.semianalysis.com/p/zen-4c-amds-response-to-hyperscale

PPXG

192核估计没有 塞不下

南风之熏

finished 发表于 2023-6-8 06:42
理论上有可能直接出192核的产品，不知道是有困难还是出于市场考虑。

没懂后半句什么意思 ...

因为实际上出的是128C256T，而不是192C

A2305

为了减少积热

wasili8888

那后面会出8+16这种变态u吗