找回密码
 加入我们
搜索
      
查看: 5307|回复: 9

[CPU] [just rumor] [更新] I家未来消费级CPU大小核要交替排布?

[复制链接]
发表于 2023-8-5 08:08 来自手机 | 显示全部楼层 |阅读模式
本帖最后由 埃律西昂 于 2023-8-5 13:05 编辑

消息人士Xino昨天发了一条内容比较奇怪的X文:
PeeeePPeeeeP
PeeeePPeeeeP

该不会就是我标题中的意思?



可能两行分开看,指STX的4+8;但也可能是一起看,8P16e对应未来Intel的桌面级CPU...



金猪升级包对STX结构进行了爆料,双CCX设计,那Xino这条应该指的是I。
发表于 2023-8-5 09:45 来自手机 | 显示全部楼层
jim keller的玩意吗?据mlid说要2025年底,再等2年多。手上用12代完全不慌。
发表于 2023-8-5 10:18 | 显示全部楼层
没有比大小各占一半更蠢的布局
发表于 2023-8-5 10:26 来自手机 | 显示全部楼层
Pee作为一个模块共享L2,同样是8P16e的情况下ringbus只需要挂8个点而不是现在的12个。
发表于 2023-8-5 10:46 来自手机 | 显示全部楼层
af_x_if 发表于 2023-8-4 21:26
Pee作为一个模块共享L2,同样是8P16e的情况下ringbus只需要挂8个点而不是现在的12个。 ...

这样挺合理的
发表于 2023-8-5 10:51 | 显示全部楼层
优化大小核布局?
发表于 2023-8-5 11:43 | 显示全部楼层
改善积热
发表于 2023-8-5 11:48 来自手机 | 显示全部楼层
有点意思,感觉更像是一个大核多了两个线程,调度应该比现在的小核簇好很多。
发表于 2023-8-5 11:57 | 显示全部楼层
这样,大核大核之间的通信延迟太高了吧
发表于 2023-8-5 12:51 | 显示全部楼层
本帖最后由 aibo 于 2023-8-5 12:53 编辑
af_x_if 发表于 2023-8-5 10:26
Pee作为一个模块共享L2,同样是8P16e的情况下ringbus只需要挂8个点而不是现在的12个。 ...


还别说,这样的结构挺适合ring的


Snipaste_2023-08-05_12-49-14.png

感觉甚至扩展到这个规模都可以

Snipaste_2023-08-05_12-50-13.png
您需要登录后才可以回帖 登录 | 加入我们

本版积分规则

Archiver|手机版|小黑屋|Chiphell ( 沪ICP备12027953号-5 )沪公网备310112100042806 上海市互联网违法与不良信息举报中心

GMT+8, 2025-4-26 15:10 , Processed in 0.013141 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5 Licensed

© 2007-2024 Chiphell.com All rights reserved.

快速回复 返回顶部 返回列表