​asus干人事了，Ryzen AI 9 HX 370核间延迟终于修了

Aresiusking

天选Air 2024，华硕下午放出的最新bios终于修了这个核间延迟的问题
之前天选的官方号在b站预告过，结果迟迟没发bios还把动态删了




修复前对比：



现在看幻14 2025也眉清目秀起来了

theshy

之前那个版本应该还是beta

panzerlied

行吧，1月份还不算晚

KinzerX

再修也是四核cpu

Mashiro_plan_C

软件更新能修复就不是问题

腿毛飘飘

总算是修了现在ccx之间延迟是65~75。

上次微博吹牛逼312修，结果发了个314根本没修。

gihu

很奇怪，zen4/5跨ccd，还用了铜互连的IF总线，核间延迟也是70~75ns，这个ccd内，仅仅是跨ccx，应该还不是用的铜互连，竟然也有70ns上下的延迟

自由之翼

测一下游戏性能提升怎么样

腿毛飘飘

gihu 发表于 2025-1-20 17:38
很奇怪，zen4/5跨ccd，还用了铜互连的IF总线，核间延迟也是70~75ns，这个ccd内，仅仅是跨ccx，应该还不是用 ...

不能细想，现在能修到70多ns已经算好了。

459633561

结果迟迟没发bios还把动态删了。。。居然还删了么？当初还保留这张图；

rana23

然后发现游戏性能还是拉稀

gihu

腿毛飘飘 发表于 2025-1-20 17:49
不能细想，现在能修到70多ns已经算好了。

AMD单元间延迟基本上就是单元到下一级计算单元延迟的两倍，例如ccd内核共享L3缓存，CCD内核间延迟是核心到L3的延迟1x ns的两倍，2x ns，跨ccd核间延迟是核心到iod延迟的2倍，aida64上测的内存延迟是5x~7xns，应该由ccd~iod延迟+iod~内存延迟，iod到内存延迟少了并改串的转换，应该是小于7x ns的一半，估计就20~30ns，那么ccd~iod的延迟应该是在35~40ns之间，两倍就是70~80ns，和现在优化后zen5的真实延迟相近。

腿毛飘飘

gihu 发表于 2025-1-20 18:51
AMD单元间延迟基本上就是单元到下一级计算单元延迟的两倍，例如ccd内核共享L3缓存，CCD内核间延迟是核心 ...

问题是stx point他就没有iod，两个ccx在一个die里面，不知道他之前是怎么弄到快200ns的。

现在70ns左右，跟带iod的9950x差不多，其实也是不应该的，但基于破窗效应，凑合着吧。

gihu

腿毛飘飘 发表于 2025-1-20 18:56
问题是stx point他就没有iod，两个ccx在一个die里面，不知道他之前是怎么弄到快200ns的。

现在70ns左右 ...

虽然stx po没有单独的IOD，但我估计ccx之间跟有IOD的情况类似，还是走IF总线通过内存控制器间接通讯的，否则两组内核紧贴着，怎么说都不应有那么大的延迟。

腿毛飘飘

gihu 发表于 2025-1-20 19:01
虽然stx po没有单独的IOD，但我估计ccx之间跟有IOD的情况类似，还是走IF总线通过内存控制器间接通讯的， ...

就算架构一样有一个内置iod，理论上延迟也应该比走铜if的9950x要好才对，毕竟die内置了算是硅互联，距离又短很多。

然而现在修复之后的延迟跟9950x修复之后的延迟还是差不多，只能说不知道这代产品amd玩了什么花活没玩好，只能固件修一下凑合了。

kingofgu

腿毛飘飘 发表于 2025-1-20 19:06
就算架构一样有一个内置iod，理论上延迟也应该比走铜if的9950x要好才对，毕竟die内置了算是硅互联，距离 ...

应该是设计有问题 你看strix halo改了扇出宽度估计就好了
我感觉zen5这一带微架构规模扩大太多了 之前沿用的那一套外围完全跟不上限制了zen5的发挥
983因为大三缓缓解了一点

panzerlied

腿毛飘飘 发表于 2025-1-20 19:06
就算架构一样有一个内置iod，理论上延迟也应该比走铜if的9950x要好才对，毕竟die内置了算是硅互联，距离 ...

别，只要走IF，该有的延迟是少不了的。
你可以用8700G和9700X来同参对比。
做在一起最大的好处是FCLK可以跑高一些。但是笔记本要省电，FCLK不能太高。STXHalo解决的是带宽不是延迟，而且本身他用LPDDR5X延迟也没法好看。

panzerlied

要想延迟低，MC得挂到ring上，但是费电。

LambdaDelta

gihu 发表于 2025-1-20 17:38
很奇怪，zen4/5跨ccd，还用了铜互连的IF总线，核间延迟也是70~75ns，这个ccd内，仅仅是跨ccx，应该还不是用 ...

。。。因为显然是一致性实现造成的延迟啊，CCX内的是一层，一致性在L3中完成，CCX间的是第二层，在IOD的CS里面完成，查两次目录理所当然更慢啊。当然这个还涉及主动广播的问题，之前的延迟高就是BIOS里面默认了更lazy的广播模式，新BIOS改成了激进。

8owd8wan

怎么说呢……对应用影响不大
另外，还是 apple 用户比较省心，管你跨簇延迟大还是小，该用继续用

llwin

就4+8还搞两个ccx，感觉又退回zen2了

gihu

LambdaDelta 发表于 2025-1-20 19:45
。。。因为显然是一致性实现造成的延迟啊，CCX内的是一层，一致性在L3中完成，CCX间的是第二层，在IOD的C ...

不错，你这个回复很专业

tangex

等g16air bios..

赫敏

LambdaDelta 发表于 2025-1-20 06:45
。。。因为显然是一致性实现造成的延迟啊，CCX内的是一层，一致性在L3中完成，CCX间的是第二层，在IOD的C ...

没事动bios设置应该只能提供情绪价值，没有什么性能收益

bennq

腿毛飘飘 发表于 2025-1-20 19:06
就算架构一样有一个内置iod，理论上延迟也应该比走铜if的9950x要好才对，毕竟die内置了算是硅互联，距离 ...

可能小核频率太低导致????

winc0

更新了？晚点回去更新！