Chiphell - 分享与交流用户体验

 找回密码
 加入我们
搜索
      
查看: 2598|回复: 1

[PC硬件] Haswell更多细节:5种CPU+核显组合,eDRAM带宽102GB/s

[复制链接]
发表于 2014-2-10 19:09 | 显示全部楼层 |阅读模式
原文地址:http://www.expreview.com/31301.html
在上周末的ISCCC 2014会议上,Intel公布了更多Haswell架构细节,包括不同核心与核显的搭配,eDRAM缓存的核心面积及性能,FIVR集成调压模块的优势等等。

尽管Haswell处理器是去年中发布的,我们的评测文章《全新Haswell架构,Core i7-4770K处理器评测》也对Haswell的架构及工艺做了详细介绍,只不过作为全新架构+eDRAM缓存的产物,Haswell处理器上依然有很多细节值得关注。上周末的ISCCC 2014会议上,Intel公布了更多Haswell架构细节,包括不同核心与核显的搭配,eDRAM缓存的核心面积及性能,FIVR集成调压模块的优势等等。
Anandtech网站做了一个简单的分析,我们来看一下。首先是Haswell处理器不同核心数量与核显的搭配方式。
Haswell 双核、四核与核显的搭配
Haswell的CPU核心有双核、四核之分,还可以细分为常规电压、ULT超低电压版等,桌面的核显则有GT2、GT3之分(更低端的GT1在一些阉割版赛扬中有出现),GT3还可以根据128MB缓存有无再细分为GT3e和普通GT3,因此至少有5种不同的组合搭配,详细结果如下图所示:
四核+GT3e配置最为高端,核心面积为260+77mm2,晶体管数量达到17亿个以上,最低端的组合是双核+GT2,核心面积只有130mm2,晶体管数只有9.6亿个。
eDRAM缓存
GT3e核显性能强劲的一大重要原因就是有了128MB eDRAM缓存,带宽相比DDR3内存有了大幅提升。GT3e的eDRAM缓存使用了22nm 3D晶体管工艺制造,每个Cell单元面积为0.029um2,8个宏阵列,每个宏容量16MB,总计128MB容量,面积77mm2,频率1.6GHz。
这128MB缓存并没有集成到CPU内,而是采用MCP多芯片封装集成在一个处理器内,CPU与缓存之间使用OPIO总线互联。

CPU与eDRAM采用MCP多芯片封装



OPIO(On Package I/O)总线


OPIO总线带宽达到了102.4GB/s




DDR Power Gate电源栅极设计,相比前代可减少100x的漏电流
Haswell节能设计


新增了C8、C9、C10级别的节能状态
此外,Haswell上还使用了FIVR集成调压模块设计,全负载输出下效率高达90%,只需要0.32微秒即可进入/离开睡眠状态,达到Turbo加速状态也只要0.1微秒。


FIVR效率更高





发表于 2014-2-10 19:12 | 显示全部楼层
怎么记得早就看过了··
您需要登录后才可以回帖 登录 | 加入我们

本版积分规则

小黑屋|手机版|Archiver|Chiphell ( 沪ICP备12027953号-5 )沪公网备310112100042806

GMT+8, 2019-8-18 17:02 , Processed in 0.011527 second(s), 15 queries , Gzip On, Redis On.

Powered by Discuz! X3.1

© 2007-2019 Chiphell.com All rights reserved.

快速回复 返回顶部 返回列表