联华电子与伙伴启动W2W 3D IC项目 锁定边缘AI成长动能

埃律西昂

来源： 联华电子官网

---

与伙伴华邦电、智原科技、日月光和Cadence提供了全方位的解决方案

联华电子今（31）日宣布，已与合作伙伴华邦电子、智原科技、日月光半导体和Cadence成立晶圆对晶圆（wafer-to-wafer，W2W） 3D IC项目，协助客户加速3D封装产品的生产。 此项合作案是利用硅堆叠技术，整合内存及处理器，提供一站式的堆叠封装平台，以因应AI从云端运算延伸到边缘运算趋势下，对组件层面高效运算不断增加的需求。

此项与供应链伙伴共同推动的W2W 3D IC项目，目标在为边缘运算AI应用于家用、工业物联网、安全和智慧基础设施等，对中高阶运算力、可定制存储器模组、及较低功耗的需求提供解决方案。 该平台预计在2024年完成系统级验证后就位，为客户提供无缝接轨的制程。 平台将解决各种异质整合之挑战，包括逻辑和内存晶圆厂晶圆叠层规则的一致性、垂直晶圆整合的有效设计流程、及经过验证的封装和测试路径。

各成员为合作案投入自有的3D IC专长：

• 联电 – CMOS晶圆制造和晶圆对晶圆混合封装技术
• 华邦电 – 导入客制化超高带宽元件（Customized Ultra-Bandwidth Elements， CUBE）架构，用于强大的边缘运算AI设备，实现在各种平台和界面上的无缝部署
• 智原科技 – 提供全面的3D先进封装一站式服务，及内存IP和ASIC小芯片设计服务
• 日月光 – 晶圆切割、封装和测试服务
• Cadence – 晶圆对晶圆设计流程，提取硅穿孔（TSV）特性和签核认证
  

联电前瞻发展办公室暨研发副总经理洪圭钧表示，「透过此项跨供应链垂直整合的合作项目，联电很荣幸与产业领导厂商一起，运用我们先进的异质整合W2W技术来协助客户，达成3D IC在性能、尺寸和成本上具有的优势，满足新兴应用的需求。 异质整合将持续推进超越摩尔时代的半导体创新界限，联电期待以优异的CMOS晶圆制造能力与先进的封装解决方案，促成产业生态系统的完整发展。」

华邦电存储器产品事业群副总经理范祥云表示，随着AI持续从数据中心扩展到边缘运算，边缘设备将需要更高的内存带宽来处理日益增加的数据工作负载。 华邦电很荣幸成为合作案的内存伙伴，我们提供的定制化超高带宽组件（CUBE）将使客户能够将定制的DRAM整合到3D封装中，实现最佳的边缘运算AI性能。」

智原科技营运长林世钦指出，「智原科技很荣幸成为3D IC合作案的创始成员，我们已与联电和最优秀的封测厂商展开紧密合作，为我们的2.5D/3D先进封装服务提供支持，而这项合作案是此一领域的重要延伸，展现客户充分利用芯片整合的无限潜力。」

日月光研发中心副总经理洪志斌博士谈到，「身为半导体生态系统的一员，日月光尽全力于与供应链伙伴合作，协助客户优化其半导体设计和制造的效率。 此项合作有助加速客户的上市时间，同时透过整合技术之开发，实现在AI时代之卓越应用，确保获利持续成长。」

Cadence数字与签核事业群研发副总裁Don Chan表示，随着边缘AI应用的持续普及，3D IC设计对客户变得日益重要。 身为此项目中唯一的EDA合作伙伴，Cadence已与联电和智原科技展开密切合作，利用Cadence Integrity 3D-IC平台实现3D IC设计，并致力于协助客户更快将产品推向市场。」