ZEN4 RPH 内存同步和FCLK频率比率

BFG9K · 发表于 2022-9-1 16:50

来源：剧毒术士马文微博

yuanye8887 · 发表于 2022-9-1 16:50

听说6000是甜点频率？

iris_ · 发表于 2022-9-1 16:51

所以那个FCLK3000的帖子是不是可以坚定为假了

叶子烟 · 发表于 2022-9-1 16:53

那这一代看起来干上7200有点难

BFG9K · 发表于 2022-9-1 16:53

iris_ 发表于 2022-9-1 16:51
所以那个FCLK3000的帖子是不是可以坚定为假了

应该是看到内存6000的基本盘就按上代的经验推导出来fclk是3000了

chp1979 · 发表于 2022-9-1 16:56

iris_ 发表于 2022-9-1 16:51
所以那个FCLK3000的帖子是不是可以坚定为假了

48ns延迟是谁说的来着

KimmyGLM · 发表于 2022-9-1 17:00

可以啊，这算是G1？双槽板子，估计能稳8000了

lh4357 · 发表于 2022-9-1 17:11

UCLK居然没和MCLK跑1：2？

相思风雨中 · 发表于 2022-9-1 17:22

lh4357 发表于 2022-9-1 17:11
UCLK居然没和MCLK跑1：2？

说明G1G2都是Intel自己弄出来的东西，和D5没啥关系

lh4357 · 发表于 2022-9-1 17:24

相思风雨中发表于 2022-9-1 17:22
说明G1G2都是Intel自己弄出来的东西，和D5没啥关系

那么现在的悬念就只有ZEN4的IMC在1:1模式下能跑多少了。

cx841119 · 发表于 2022-9-1 17:29

相当于UCLK大致等于之前的FCLK了，能这么理解吗

Barcelona · 发表于 2022-9-1 17:41

越搞越复杂了啊

Illidan2004 · 发表于 2022-9-1 17:42

看起来5600-6000很合适
2CCX的5600估计差不多了
1CCX的冲6000

AxIaTErN · 发表于 2022-9-1 17:51

牙膏IMC优势被反超？再加上3D v-cache，苏妈游戏赢麻了

HZJ · 发表于 2022-9-1 19:06

本帖最后由 HZJ 于 2022-9-1 19:12 编辑

cx841119 发表于 2022-9-1 17:29
相当于UCLK大致等于之前的FCLK了，能这么理解吗

不是，uclk本来就是imc的频率。1：1，1：2说的就是这个，就是牙膏的gear1，gear2。fclk是没有几比几的说法，你能上的去咋设置都行，可以比内存频率高，也可以比内存频率低。

Mx.Affinity · 发表于 2022-9-1 19:11

6000左右的内存延迟能跑到多少呢？

HZJ · 发表于 2022-9-1 19:14

lh4357 发表于 2022-9-1 17:24
那么现在的悬念就只有ZEN4的IMC在1:1模式下能跑多少了。

1：2也可以试试冲高频

HZJ · 发表于 2022-9-1 19:25

本帖最后由 HZJ 于 2022-9-1 19:27 编辑

好像还是有人搞混那3个CLK？延迟增加主要是uclk和mclk=1：2导致的 52.4ns → 61.2ns，但此时FCLK/MCLK仍然是1：1同步。再特意降低FCLK延迟也不过是多了1ns，属于误差。

屏幕截图 2022-09-01 090143.png

不过单CCD的U，fclk只要比mclk低一点点，就导致带宽暴降，但是双CCD和APU就没有这个问题，所以从双CCD的角度来看，uclk和mclk是否分频才是重要的，以前异步是默认分频的，以目前zen4的情况看，异步可以同频。别纠结FCLK上不上的去问题，zen4 和FCLK有关的位宽够大的话，那低一点的FCLK频率也有足够带宽不成为瓶颈。

ykdo · 发表于 2022-9-1 19:25

lh4357 发表于 2022-9-1 17:11
UCLK居然没和MCLK跑1：2？

可以1：2跑啊，可性能呢

chp1979 · 发表于 2022-9-1 19:42

Mx.Affinity 发表于 2022-9-1 19:11
6000左右的内存延迟能跑到多少呢？

AMD不是自己说了吗

xuting77 · 发表于 2022-9-1 19:57

结合早上的discord记录
运气好一点的人就是2000的fclk然后6000的ddr5压小餐了
倒也经济实惠三棒的垃圾颗粒也能用
运气差一点的镁光的垃圾颗粒也能用

diogin · 发表于 2022-9-1 21:40

FCLK = Fabric Clock，片内总线频率
UCLK = UMC Memory Controller Clock，内存控制器频率
MCLK = Memory Module Clock，内存条频率

P.S. 楼主有“GMI 带宽翻倍”的权威链接参考么？

xks07 · 发表于 2022-9-1 21:50

提示: 作者被禁止或删除内容自动屏蔽

账号		自动登录	找回密码
密码			加入我们

xks07 xks07 当前离线积分 6580	发表于 2022-9-1 21:50 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xks07 xks07 当前离线积分 6580
	回复举报

[CPU] ZEN4 RPH 内存同步和FCLK频率比率

浏览过的版块