认真讨论，A17Pro的大核到底是什么水平

__|__

赫敏 发表于 2023-9-21 22:19
有没有可能，单核zen4功耗也只有几瓦

x86最大瓶颈在解码上，4宽度解码器在x86上已经卡了很多年了。苹果大 ...

单核跑Zen4也得~20W吧，这里指的是跑到默认的最高单核频率。当然限制到苹果的3.78G几W可能确实可以

__|__

ppipip110 发表于 2023-9-21 21:22
提升ipc好说啊，加缓存，加宽队列，但是都要新增晶体管

台积电3nm比intel的10nm多了几乎3倍的密度，intel ...

TSMC的3nm比Intel 7密度高三倍…那…我觉得英特尔的CPU设计还挺强的，顶着这么落后的制程IPC还能做到桌面端浮点最强

赫敏

af_x_if 发表于 2023-9-21 09:36
在有微码缓存情况下，解码宽度不是太要紧，从K10到Zen4都是四解码，IPC翻了倍还有多，X3还10解码呢，比6 ...

具体瓶颈当然每个时代节点都不一样的。但过往以及长期趋势来看x86架构解码难增加宽度是一痛点。缓存只能缓解问题不能根本解决，缓存解决一切问题那我们是不是用DDR1就够了要啥DDR5呢

X3增加到10解码恰恰说明arm在解码这一环没有瓶颈，想加很容易加。只是目前解码很够了所以不会线性提升，x86只能万年卡在4解码

liyichao97

苹果spec06整数大概每ghz 23-24分，golden cove和zen4基本都是每ghz 17分多点，IPC领先是很多
但是也要看到同频比较肯定是不公平的：英特尔那边不说，因为制程确实差太多；苹果和amd这边比，m2的单核满载跑3.5g左右吧好像，zen4同功耗（只论核心功耗不论外围）能跑上4.5g，所以实际同功耗单核差距就大大拉近，毕竟架构更复杂肯定是有代价的
最后，这个比较也不是同代比较，raptor lake和zen4都一年了，马上下一代都出了，IPC显然又能拉近

liyichao97

__|__ 发表于 2023-9-21 22:57
单核跑Zen4也得~20W吧，这里指的是跑到默认的最高单核频率。当然限制到苹果的3.78G几W可能确实可以 ...

远远没有，4.5g左右的zen4的内核功耗就个位数，然后大概这个频率就是一个坎，再往上拉的话功耗才开始失控
当然这个只是内核功耗，a和i跟苹果的功耗控制上的差距主要还是一个外围功耗，一个是没有苹果小核那样真正为能效优化的设计（小核才是核心科技啊，intel是，苹果也是）

赫敏

__|__ 发表于 2023-9-21 09:50
不过在Spec2017中Zen4的浮点IPC还是不如RPL的，整数是比RPL略好，如果不看能耗比的话RPL还是很强的，毕竟 ...

zen4的寄存器数量和乱序缓存比老头湖火箭湖都小不少。甚至乱序部分zen3刚刚和intel的小核持平，zen4只是大了一点。其实zen2就跟intel的小核差不多，zen3/4也没有相对zen2翻倍。牙膏用这么落后的工艺做出x86最大核心还是有点东西的，当然再大也没有苹果大就是了，各种寄存器L1感觉都不要钱一样
https://chipsandcheese.com/2022/ ... d-execution-engine/
而且amd有几个指令没有intel吃的透，执行起来延迟要高

foxsheep

意外地发现anandtech上没有zen4单核功耗的测试结果……zen3的勉强参考下吧，6W，3.7G

penryn

liyichao97 发表于 2023-9-21 23:24
苹果spec06整数大概每ghz 23-24分，golden cove和zen4基本都是每ghz 17分多点，IPC领先是很多
但是也要看到 ...

只看核心功耗也不对，因为vrm供电功耗也是随着频率走的，频率高了这部分功耗也上去了

ioko

penryn 发表于 2023-9-21 21:26
同样n5工艺，m2m的ipc比zen4高了50%左右，这不就是设计水平差距么

你有没有算过双方各消耗了多少晶体管达成的这种差距，上面有人说了，位宽，队列都可以提高ipc，但也消耗晶体管。问题是不能简单类比的，得综合考虑差距和因素。

penryn

ioko 发表于 2023-9-22 00:50
你有没有算过双方各消耗了多少晶体管达成的这种差距，上面有人说了，位宽，队列都可以提高ipc，但也消耗 ...

消耗晶体管并不重要，重要的是最后实现的面积，然而频率高了密度就得大降，所以m2大核的面积比zen4还小一些。

所以能做高ipc当然是高ipc好，面积小、频率低、功耗低，各方面都很完美，唯一的问题就是难做呗

ioko

penryn 发表于 2023-9-22 01:26
消耗晶体管并不重要，重要的是最后实现的面积，然而频率高了密度就得大降，所以m2大核的面积比zen4还小一 ...

然后价格也贵，商品需要高溢价支撑持续创新。

一日

melancholy05 发表于 2023-9-21 04:15
GEEKBENCH才用到多少指令集啊，甚至无法反映日常使用的感受

geekbench不测的指令集，你也基本用不到。

赫敏

ioko 发表于 2023-9-21 11:50
你有没有算过双方各消耗了多少晶体管达成的这种差距，上面有人说了，位宽，队列都可以提高ipc，但也消耗 ...

晶体管数量没有意义。你可以选择优化频率降低晶体管密度，也可以选择优化IPC和密度。两种选择可能最后达到同样的性能同样的面积同样的成本，但晶体管数量第二个更多但你能说第二种选择更差吗？

赫敏

penryn 发表于 2023-9-21 12:26
消耗晶体管并不重要，重要的是最后实现的面积，然而频率高了密度就得大降，所以m2大核的面积比zen4还小一 ...

m2大核还是跟zen4c比好些，zen4有预留X3D的小孔占了些面积

privater

看到有人认认真真讨论 A17 和台式机 CPU 比性能，Apple 就已经赢了。

5 年前谁敢拿 Arm 和 x86 这么比是要贻笑大方的

Intel / AMD/ Apple 都把牙膏踩爆，总的来说是消费者赢了。

1dayPianist

苹果舍得下本呐。

面积大，高IPC，换低频率，缺点是成本高。

Zen4 这种8大核的CPU，晶体管数 还不如苹果（2大4小）的手机处理器多...

saiyaman5

同一生态下比较才准确，不然就是 星矢VS乔峰VS路飞

Ray.D

一直认为，不同架构，不同系统，无可比性，特别是只比较运算性能或者跑分啥的，如果要真的比较的话，让A17Pro去装一个win11，对比几款软件，----哪怕虚拟机装也可以，
所以，这种跑分比较毫无意义---个人观点，不喜勿喷。

yzweixy1029

__|__ 发表于 2023-9-21 20:04
实测8250U在3.4GHz@7-8W的情况下R23单核得分是911，我不知道Zen4在5W功耗限制下能跑多少分？ ...

7945HX限制60W跑R23全核心30000分，算下来一个核心用3.75W能跑1875分，再去掉超线程的buff，差不多一个核心3W能有1400-1500分。非杠，仅参考。。

赫敏

Ray.D 发表于 2023-9-21 19:57
一直认为，不同架构，不同系统，无可比性，特别是只比较运算性能或者跑分啥的，如果要真的比较的话，让A17P ...

以前百家争鸣时代，企业级可以选power，sparc，x86甚至安腾。那时候厂家宣传自己性能的时候都毫不避讳直接拉标准测试跑分比较。哪里像现在一会这个没有可比性那个没有可比性的矫情

Ownab

ioko 发表于 2023-9-22 00:50
你有没有算过双方各消耗了多少晶体管达成的这种差距，上面有人说了，位宽，队列都可以提高ipc，但也消耗 ...

晶体管数量对消费者不是显性成本, 消费者只考虑购买价格

__|__

liyichao97 发表于 2023-9-21 23:26
远远没有，4.5g左右的zen4的内核功耗就个位数，然后大概这个频率就是一个坎，再往上拉的话功耗才开始失控 ...

统一回复一下，我说的单核20W是说按照7950X默认的单核Boost频率（5.7G），限制到甜点频率当然是功耗很低了

__|__

yzweixy1029 发表于 2023-9-22 10:15
7945HX限制60W跑R23全核心30000分，算下来一个核心用3.75W能跑1875分，再去掉超线程的buff，差不多一个核 ...

大规模跑低频能效确实强，137K跑31000得190W左右的IA功耗（求稳，没降压那么多）

__|__

privater 发表于 2023-9-22 05:55
看到有人认认真真讨论 A17 和台式机 CPU 比性能，Apple 就已经赢了。

5 年前谁敢拿 Arm 和 x86 这么比是要 ...

主要是SPEC 2017测出来Apple的大核IPC确实已经拉爆RPL，大为震撼。直观上说手机SoC那一点点面积能比桌面端IPC强，一开始我也很难相信（

zzcghost

过两年能跑3.78GHz吗？打个补丁个你降频降性能

darkness66201

penryn 发表于 2023-9-22 01:26
消耗晶体管并不重要，重要的是最后实现的面积，然而频率高了密度就得大降，所以m2大核的面积比zen4还小一 ...

反了，能拉频率绝对不做IPC，原因有几个：
一个是频率可以大幅度上涨，至少在P4遭遇频率墙之前都这样，快速上涨的频率本身就能提供大量性能收益，这收益远不是IPC能媲美的，这也是P4高频率战略的来源，可惜遭遇了频率墙，反过来如果在P2的时代提出P4可能就是绝对正确的选择了，但是即使是P4过了20年的今天，能拉频率还是选择拉频率，RPL和zen4就是典型例子。而在遭遇频率墙之后，也只能往IPC和多核上靠，而相比起频率和多核能够提供的性能，IPC一直处于辅助地位，提供不了大幅度的性能提升。
二是IPC对于不同应用收益参差不齐，典型的比如X3D，如果把它看作单独一个架构的话，就会发现，IPC提升了2~3%，这已经是A17相比A16的提升幅度了，在消耗了大量晶体管的同时大幅度的加速了某些缓存依赖应用，但是对于大部分应用来说收益有限且削减了频率收益，导致普适性不好，这个也是什么AMD做了三种缓存大小不同的芯片（如果都看作单独架构的话）。
当然了，拉频率相应的代价就是快速上涨的功耗了，所以这也是为什么对于功耗没那么敏感的桌面考虑使用高频率，而移动端只能往ipc上靠拢的原因，但是这并不意味着移动端不想拉频率，只是迫不得已。

liyichao97

__|__ 发表于 2023-9-22 11:40
统一回复一下，我说的单核20W是说按照7950X默认的单核Boost频率（5.7G），限制到甜点频率当然是功耗很低 ...

哦不好意思这个表述没看清楚
顺便也阐述一下我的观点：还是ipc和频率都是设计的一部分，不能脱离频率、只比较ipc跟面积来看设计水平
比如zen4c和zen4同ipc，但是4c面积小了40%，同时频率缩回3.5g
又比如前段时间龙芯那个样品，12nm工艺都做出了spec06整数将近17分/g，但是它频率就只能2.5g；那当年skylake时代的ipc肯定远不如这个，但因为频率问题龙芯还是打不过14nm的老i3 10100f，那显然不能说龙芯设计水平高过intel对吧
所以说设计水平是面积、性能、功耗三者的平衡，而性能部分是ipc乘频率，绝对不能单看一个

__|__

liyichao97 发表于 2023-9-21 23:26
远远没有，4.5g左右的zen4的内核功耗就个位数，然后大概这个频率就是一个坎，再往上拉的话功耗才开始失控 ...

说起外围功耗，自用的8代低压U笔记本息屏待机整机功耗1W不到，就这一点移动使用体验就打爆了新平台（轻薄本有几W的Uncore你敢信？），我甚至觉得它在息屏待机这方面能跟MacBook掰掰手腕

__|__

darkness66201 发表于 2023-9-22 11:49
反了，能拉频率绝对不做IPC，原因有几个：
一个是频率可以大幅度上涨，至少在P4遭遇频率墙之前都这样，快 ...

用着5.3G的137K，有一说一我现在更想要高IPC+相对甜点频率的处理器，暴力拉频率是邪路（确信

kuram

但凡多几年知识都不敢说这样的话

他的测试是一种简化测试

你可以问问他们用这个芯片 和INTEL137 139渲染 谁快？

ARM架构改的优势是一些图片 什么的  从能耗比来看制程才是最大优势。