英特尔给出了超线程的面积成本

af_x_if

原始设计关超线程相比物理阉割超线程，其性能面积比输10%。
换言之，超线程就是大约10%的面积成本

用户

看来在功耗限制情况下，开超线程还不如多boost几百mhz

赫敏

所以我更倾向于是因为无法彻底解决线程安全问题而放弃，并不是性能考量

af_x_if

此外就是完整核心关超线程，相比物理阉割超线程，仍旧有15%的电热丝功耗增加。

PolyMorph

赫敏 发表于 2024-6-4 12:46
所以我更倾向于是因为无法彻底解决线程安全问题而放弃，并不是性能考量

服务器反而支持ht，消费PC更需要安全？

赫敏

不过谁能告诉我这是哪个数学鬼才算出来的

gtx9

赫敏 发表于 2024-6-4 12:46
所以我更倾向于是因为无法彻底解决线程安全问题而放弃，并不是性能考量

问题是，更需要安全的服务器cpu还有超线程

赫敏

PolyMorph 发表于 2024-6-3 23:49
服务器反而支持ht，消费PC更需要安全？

别急啊，服务器还没上新架构不是？

darkness66201

下一代，我们改进型的超线程技术，只需要增加8%的面积即可提升30%得多线程性能

af_x_if

赫敏 发表于 2024-6-4 12:50
不过谁能告诉我这是哪个数学鬼才算出来的

开超线程会增加30%的性能和20%的功耗。

所以如果100%为阉割核心的数值
那么原始设计关HT的性能就是100%，面积就是110%，功耗就是115%；原始设计开HT的性能就是130%，面积就是110%，功耗就是115%*120%=138%，138%功耗130%的性能，性能功耗比就是差不多输5%了。

lsy174915864

喷子们从来都是对开启超线程的发热量口诛笔伐，却习惯于对超线程带来的实打实的多线程性能提升闭口不谈。

PolyMorph

小核足够强才砍了超线程

21mm

超线程和小核心  感觉小核心划算。

af_x_if

PolyMorph 发表于 2024-6-4 12:55
小核足够强才砍了超线程

不要忘了处理器有互联成本。
小核4核挤一个口不是没有代价的，为啥ppt里比性能是比单线程的？

xyk456as

赫敏 发表于 2024-6-4 12:51
别急啊，服务器还没上新架构不是？

纯E的至强最近都快交付的了，怎么就没上新架构了；Apro对牙膏都没这么刻板印象

赫敏

af_x_if 发表于 2024-6-3 23:54
开超线程会增加30%的性能和20%的功耗。

所以如果100%为阉割核心的数值

还算合理。不过这个性能/功耗/面积也太鬼才了，这个直接拿两个维度的scaling来除以一个维度，等于指数放大了低性能核心的优势。如果arm拿这个去比较那A520要薄纱A720和X4，但实际上A550是相当平庸的小核

当然牙膏要是没有这么个鬼才公式，一个提升5%一个降低15%很难圆场

nekotheo

我是主观认为不给超线程是留个后手，毕竟当年扣肉就是这样

赫敏

xyk456as 发表于 2024-6-4 00:05
纯E的至强最近已经有交付的了，怎么就没上新架构了；Apro对牙膏都没这么刻板印象 ...

新架构指的是没有超线程的P核。你搁这提啥crestmont是不是想当气氛组

另外crestmont算个鸡毛新架构，都不如不出

garfield0018

PolyMorph 发表于 2024-6-4 12:55
小核足够强才砍了超线程

现在小核单核什么水平了？相当于以前的第几代核心了啊

xyk456as

赫敏 发表于 2024-6-4 13:10
新架构指的是没有超线程的P核。你搁这提啥crestmont是不是想当气氛组

另外crestmont算个鸡毛新架构，都 ...

P+E都不如不出，问题是用户觉得没有用

yoloh

garfield0018 发表于 2024-6-4 13:15
现在小核单核什么水平了？相当于以前的第几代核心了啊

13 14代的小核，玩游戏跟4代差不多

赫敏

xyk456as 发表于 2024-6-4 00:18
P+E都不如不出，问题是用户觉得没有用

我还是坚持以后的趋势是P淘汰，E继续增大成为新大核。这个我在12代出来的时候就有说

αvalanche

garfield0018 发表于 2024-6-4 13:15
现在小核单核什么水平了？相当于以前的第几代核心了啊

单核和zen4差不多了，频率低了点而已

ts02147823

αvalanche 发表于 2024-6-4 13:22
单核和zen4差不多了，频率低了点而已

牛在天上飞 你在地上吹

af_x_if

赫敏 发表于 2024-6-4 13:21
我还是坚持以后的趋势是P淘汰，E继续增大成为新大核。这个我在12代出来的时候就有说 ...

英特尔那个大小核内玩分时的专利来看，我觉得英特尔要搞成1大核2小核的簇。
而从硬件分时的需求来看，这三个核心前端到寄存器重命名部分的大概率是嵌合的。
所以……我想到了……

赫敏

af_x_if 发表于 2024-6-4 00:30
英特尔那个大小核内玩分时的专利来看，我觉得英特尔要搞成1大核2小核的簇。
而从硬件分时的需求来看，这 ...

专利不代表以后确定的路线图，尤其是Intel的路线图改了无数遍了

xyk456as

赫敏 发表于 2024-6-4 13:21
我还是坚持以后的趋势是P淘汰，E继续增大成为新大核。这个我在12代出来的时候就有说 ...

问题是规格终究是和面积挂钩的，以牙膏现在的工艺步进效率一个ringbus能填几个E

赫敏

xyk456as 发表于 2024-6-4 00:35
问题是规格终究是和面积挂钩的，以牙膏现在的工艺步进效率一个ringbus能填几个E ...

所以这一代E核IPC暴增，但数量减少了。移动版已确定一个4+4的规格来替代之前的2+8以及4+8

af_x_if

赫敏 发表于 2024-6-4 13:34
专利不代表以后确定的路线图，尤其是Intel的路线图改了无数遍了

主要就是E核变大核的话，那吞吐量肯定是要吃全餐的，考虑到互联瓶颈，那E核也就没什么数量优势了。

所以簇这种多核蹭一个口，同时把本来要跑内存的分时重载大比例的改在簇内完成，我觉得是好设计。

xyk456as

αvalanche 发表于 2024-6-4 13:22
单核和zen4差不多了，频率低了点而已

zen4还是Core4?