Medusa Point最强大的实际上是可拓展性

新加坡妖王

Medusa Point预计还有至少一年才能推出，但现在已经有一些信息：
工艺：TSMC N3P
面积&封装：FP10 (25mm x 42.5mm)，单芯片面积预计150~180mm2
CPU：4*Zen6+4*Zen6c+2*LP-Core
GPU：RDNA3.5+ 8CU
AI：>55TOPs
内存支持：128bit LPDDR5X/DDR5
PCIE：估计是PCIE5.0*20（据说比Strix Point多）
chiplet支持：是
理论上单核性能比AI9 HX370高15%~25%，多核性能估计比AI9 365略高，GPU性能比R7 8845HS略高但支持FSR4。

天道太酬勤

8845hs也是20条pcie来着，实际上是hx370缩了四条，至于4.0跟5.0，也许现阶段也就ssd跟显卡能买得起，我刚用上4.0的网卡跟hba没多久，5.0的估计买不起

新加坡妖王

对于Medusa Point，目前已有的信息是可以通过D2D，封装一个12C ZEN6 CCD（和桌面端一样），从而实现最高22核ZEN6的移动端SOC（可能会归为Ryzen AI9或Ryzen AI Max），但这只是Medusa Point拓展性的开始：
桌面端12C ZEN6 CCD支持3D缓存，所以Medusa Point可以在拓展12C ZEN6的基础上，再加一个3D缓存，从而在移动端低功耗SOC上实现CPU 3D缓存，适用于游戏本。
ZEN7发布后，Medusa Point可以很快就支持ZEN7 CCD，但AMD大概率会更新ZEN7的SOC，除非抢先发布，否则不大可能这么做。
但这结束了吗？
Medusa Point也可以拓展一个GPU Die，规格做到UDNA 20CU+16M IFC，理论上功耗给够，可以达到低功耗的RTX4060水平，实际性能受限于带宽和功耗。
然而Medusa Point也可以用在其他领域，拓展集成其他IP的芯片：
给汽车自动驾驶、图像处理用，可以拓展集成GPU+NPU+ISP的芯片
给边缘计算用，可以拓展集成大规模NPU的芯片
给工业控制、信息处理用，可以拓展集成FPGA+NPU+ISP的芯片
给通信、网络设备用，可以拓展集成超高带宽光通信PHY、网络处理器等IP的芯片
Medusa Point的SOC是一个性能中规中矩、成本中等的芯片，但可以通过chiplet拓展别的IP，在特定领域实现高性能

darkness66201

和现有产品基本没什么太大区别.....

Sly

Zen6 还能2nm么？

tengyun

为嘛不搞个8核 ZEN6

4个ZEN6C能少很多面积嘛？

赫敏

所以和现在产品区别就是把APU又拆分了？

kingofgu

4c die完全是一个脑残设计
hx370已经吃了亏下一代还不改
实际上amd想搞这个完全可以基于单个8c或者6c的die来做
4c是一个低负载用不上 高负载不够用的东西

af_x_if

kingofgu 发表于 2025-6-24 19:59
4c die完全是一个脑残设计
hx370已经吃了亏下一代还不改
实际上amd想搞这个完全可以基于单个8c或者6c的die ...

370不行，但是350没问题。
麻烦的不是频率不同，而是L3不共享。

af_x_if

要看这个先进封装的带宽有多少
如果800G，我觉得是可以对称封装一个同芯片获得一个（4+4c）+（4+4c），16CU，256bit LPDDR5X-8533的APU的。
有256bit带宽的16CU搭配3nm的高频，这性能即使比不上halo也能TS 7000吧。

jxljk

所以 amd 也要大核 小核 超小了吗   不知道PS6和XBOX 的CPU 是什么架构的

foxsheep

N3P，150mm2才塞4+4+2+8cu这么点东西，简直waste of sand啊

af_x_if

tengyun 发表于 2025-6-24 18:30
为嘛不搞个8核 ZEN6

4个ZEN6C能少很多面积嘛？

目前来看AMD对350还是比较满意的。
同代工艺差不多的面积获得了8845相当的性能，相当于白嫖了50T的NPU。

qiuhepeng

支持fsr4可以啊