一张图让大家清楚CCD的积热到底怎么回事

Illidan2004

diablo_zzy 发表于 2025-7-23 20:36
当年买zen3那会儿就发现了，5800X换成5900X，温度反而降低了，都是大霜塔。。。 ...

X900其实是四个里面最凉快的

X800 高频的时候才是最热的
X950的功耗分给两个CCD 每个其实比X800要低一点 而且以前很多风冷对单die非常不友好

binne

nApoleon 发表于 2025-7-23 23:24
CCD的大小是厂商决定的,是良品率决定的,是成本决定的,然后最终,CCD的面积大小直接决定了是否更容易积热.. ...

轮大，如果想严谨一点，这么说“CCD的实际发热面积大小... " 因为你说9965WX和9975WX一样也是4个鸡蛋，前者2个core屏蔽掉了。


其实不管怎么表达，最后还是要回到 单位面积的发热功率，或者叫功率密度。功率密度高了，热量就没那么快被搬走，就“累积”下来了。

g7muik

下代 amd 出个 4️ccd 的游戏 u 呢

archxm

nApoleon 发表于 2025-7-23 23:15
一个月如果不够你想出来了知会一下还能继续的~

这哥们估计跑 nga 发帖了，哈哈

建议柠檬

盖子大还是牛逼

ljy1414

题外话：压线撕唯一不多的风冷散热器，似乎还是只有猫头鹰或是金钱豹这些厂商能选
冰巨人的底座已经不能完整覆盖zen4、5的线撕了，已经去了天国

用户

ljy1414 发表于 2025-7-24 02:43
题外话：压线撕唯一不多的风冷散热器，似乎还是只有猫头鹰或是金钱豹这些厂商能选
冰巨人的底座已经不能完 ...

Arctic有个便宜双风扇的叫4U，最近弄4677服务器上了两个。性能是肯定不如水冷，就是图个便宜

ljy1414

Arctic家的服务器产品都不会太贵
尤其是S12038-4K、8K转风扇，跟P14价格差不多
只是略吵

我的身材好

应该这样说吧，满载时频率越高越积热，本质还是单位面积发热的问题

aibo

导热赶不上发热

gogoer

CCD越少,积热现象越容易出现 ？ 有点奇怪。

momoka

gogoer 发表于 2025-7-24 09:56
CCD越少,积热现象越容易出现 ？ 有点奇怪。

同功耗下就这样啊。一个ccd 的cpu 比如R5和R7   200w压缩机都很难的。但是几个ccd的服务器u  别说200w了，风冷都能压高的多功耗的。

nlnjnj

老英再不努力 服务器市场就要没眼看了

lanmzx

深有同感，9950x温度就是比9700x好压

zerozerone

胡说八道下：
有没有可能如下：发热来源主要是漏电、电磁热功等；制程对发热有影响是不是还有其他工艺可以改善漏点发热；每种制程工艺下，其预设可靠性范围内的最高频率区间及对应的功耗区间，有明显的差异；3D晶体管，平面互联及层间“键合”工艺对漏点、信号稳定性、频率特性有非常大的影响；有没有可能N+X这种工艺描述是粗浅的代际区分的概括性的描述；在基准甜品频率下热功耗本身并不是很高；在低于基准频率下功耗可以到个位数；有没有可能大多数舆论宣传的知识仅仅是民品通用处理器芯片的特性，更多人把这个特性当作所有芯片的普遍性特性；数十年前、数年前芯片的热功优化、热管理、片上热传导、导热介质优化技术有没有可能从来没有或止步不前。

这个年代，把制程工艺与功耗热功特性当作唯一强关联貌似哪来有点不太对劲。
别忘了14纳米以下，所谓的“制程”其实是“等效制程”。
其物理尺度的准确性基本不存在，倒是“商业”价值更高、信仰更无价。

xy.

zerozerone 发表于 2025-7-27 01:03
胡说八道下：
有没有可能如下：发热来源主要是漏电、电磁热功等；制程对发热有影响是不是还有其他工艺可以 ...

的确胡说八道, 第一句话就错得离谱

zerozerone

xy. 发表于 2025-7-27 01:15
的确胡说八道, 第一句话就错得离谱

都已经说是胡说八道了，回个啥劲呢？嘿嘿。

xy.

zerozerone 发表于 2025-7-27 01:19
都已经说是胡说八道了，回个啥劲呢？嘿嘿。

不允许发表你不喜欢的言论? 你好像比网信办还牛比

zerozerone

xy. 发表于 2025-7-27 01:21
不允许发表你不喜欢的言论? 你好像比网信办还牛比

哪就理性分享、提出观点，而不是文学评论。

xy.

zerozerone 发表于 2025-7-27 01:03
胡说八道下：
有没有可能如下：发热来源主要是漏电、电磁热功等；制程对发热有影响是不是还有其他工艺可以 ...

赶时间掐头去尾, 中间的懒得喷了

漏电在静态(待机)时才有客观占比, 一般也不会过半; 举例, 即使这方面诟病的 gnr 往死里草, SoC 功耗不会超过 30w, 你觉得这影响积热吗; "电磁热功"希望您能在半导体教科书上定义一下这是什么玩意
工作时的功耗主要是开关功耗和短路功耗

至于 nm 数的商业价值, 我理解是你觉得就应该对应到管子的最小栅极长度, 那 "65nm" 甚至 "90nm" 之后就已经对应不上了, 找 "14nm" 这么个东西来举例, 除了给 skl 招魂, 我想不出其它动机

zerozerone

xy. 发表于 2025-7-27 01:35
赶时间掐头去尾, 中间的懒得喷了

漏电在静态(待机)时才有客观占比, 一般也不会过半; 举例, 即使这方面诟 ...

电磁热功是自造词，教科书、论文里肯定没这玩意，这方面还没有胡说八道的理论定义。
漏电在动态下量测不准，大体范围还是可以的，极高频芯片功耗曲线非常离谱。
最小栅极宽度\晶体管沟道长度也是不准确的描述
严格来说90nm之前也对应不上
主观上没有招魂的动机

zerozerone

xy. 发表于 2025-7-27 01:35
赶时间掐头去尾, 中间的懒得喷了

漏电在静态(待机)时才有客观占比, 一般也不会过半; 举例, 即使这方面诟 ...

哥们知识储备了得 呵呵